一种存储设备和存储设备上的数据校验系统技术方案

本实用新型专利技术提供一种存储设备和存储设备上的数据校验系统，所述校验系统包括数据接口单元（２０）、存储单元（２２）和校验电路（２４）；所述数据接口单元（２０）分别连接所述存储单元（２２）和所述校验电路（２４）；所述校验电路（２４）连接所述存储单元（２２），所述校验电路（２４）用于对所述数据接口单元（２０）接收的数据进行校验。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及数据存储技术，尤其涉及存储设备和存储设备上的数据校验系 统。
技术介绍
图1为现有的控制器与存储器连接的框架图，控制器10可以将数据存储到存储器 12中，也可以从存储器12中读取数据。由于电磁干扰等问题，控制器10在往存储器12中 写数据时，会出现数据不完整的问题。现在解决这个问题的方式为由控制器10在往存储器 12中写数据之前根据具体的数据序列产生校验序列，将生成的校验序列写入存储器12中， 存储器12提供正常数据和校验数据的存放空间，在控制器10从存储器中读数据时，根据读 到的数据产生校验序列，将新生成的校验序列与存储的校验序列进行比较，判断写入的数 据是否正确。现有的这种方式，在写入数据时并不能立即发现，当发生错误时只有重新读取数 据时才能够发现，当错误发生时，控制器只能将数据丢弃，这样，数据的完整性被破坏，严重 时会造成死机。
技术实现思路
为了能实时对写入存储器的数据进行校验，本技术实施例提供一种存储设备 和存储设备上的校验系统。本技术一个实施例提供一种存储设备上的数据校验系统，所述校验系统包括 数据接口单元(20)、存储单元(22)和校验电路(24)；所述数据接口单元(20)分别连接所述存储单元(22)和所述校验电路(24)；所述校验电路(24)连接所述存储单元(22)，所述校验电路(24)用于对所述数据 接口单元(20)接收的数据进行校验。本技术一个实施例提供一种存储设备，包括数据接口单元(20)、存储单元 (22)和校验电路(24)；所述数据接口单元(20)分别连接所述存储单元(22)和所述校验电路(24)；所述校验电路(24)连接所述存储单元(22)，所述校验电路(24)用于对所述数据 接口单元(20)接收的数据进行校验。本技术实施例提供的存储设备和存储设备上的数据校验系统，能实时的对写 入存储器的数据进行校验，在出现错误时，可以对数据进行纠正或者重传数据，保证了数据 的完整性。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例 或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前 提下，还可以根据这些附图获得其他的附图。图1为现有的控制器与存储器连接的框架图；图2为本技术提供的存储设备的结构的示意图； 图3为本技术提供的奇偶校验电路的结构的示意图；图4为本技术提供的奇偶校验电路的每一级校验电路的结构的示意图。具体实施例下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的 实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提 下所获得的所有其他实施例，都属于本技术保护的范围。本技术一个实施例提供一种存储器，如图2所示，包括数据接口单元20、存储 单元22和校验电路24。其中，数据接口单元20用于接收控制器的数据，这里的数据接口单元20可以是地 址总线、控制总线以及数据总线等中的一种或多种。数据接口单元20还可以用来接收控制 器的时钟信号。存储单元22，用于存储控制器通过数据接口单元20写入的数据。校验电路24，用于对数据接口单元20接收到的数据进行检验，如果根据校验的结 果判定写入的数据存在错误时，识别所述错误的类型，如果所述错误的类型为所述存储器 自身能纠正的类型，则纠正所述错误，否则，通过数据接口单元20向控制器发送数据校验 错误的指示信号。这里的校验电路24可以是奇偶校验电路、ECC(Error Checking andCorrection, 差错校验纠正)和CRC(Cyclic Redundancy Check，循环冗余校验)中的一种或者多种的 组合。奇偶校验电路可以对数据进行奇偶校验，输出奇偶校验的结果；ECC可以对数据进行 ECC校验，输出ECC校验的结果；CRC可以对数据进行CRC校验，输出CRC校验结果。本实施 例将以奇偶校验电路作为举例。图3为奇偶校验电路的一个实施例的结构的示意图，本实施例中的奇偶校验电路 可以由η级电路组成。数据接口单元20收到控制器的数据后，分别往存储单元22和校验电路24发送，图中的DO、Dl.......Dn为输入数据的第一位、第二位.......第η位，/Dl为Dl位取反，/D2为D2位取反，....../Dn为Dn位取反。其中，每一级校验电路可以由MOS管级电路组成，如图4所示，奇偶校验电路的输出结果可以是DOXor DlXor D2Xor......XorDn，这里的Xor为异或。对于校验信号的采样可以直接用控制器打数据的时钟，具体可以是用打数据的时 钟的后面的下降沿打出校验信号。校验电路24还可以对一些错误进行纠正，能对哪些错误进行纠错，由纠错算法决 定，纠错算法可以和校验电路对应，比如ECC算法可以纠正单bit错误等。在判定存在错误 后，可以使用纠错算法进行纠正，对于不能纠正的错误，则通过数据接口单元20向控制器 发送数据校验错误的指示信号。本实施例提供的存储器，在数据写入时就能够判断数据的正确性，而不是等下次读出数据时才发现，控制器可以根据校验结果选择是否重传数据，保证了数据的完整性，增 强了系统的健壮性。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以 通过程序来指令相关的硬件完成，所述的程序可以存储于一计算机可读存储介质中，如 ROM/RAM、磁碟或光盘等。以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限 于此，任何熟悉本
的技术人员在本技术揭露的技术范围内，可轻易想到变化 或替换，都应涵盖在本技术的保护范围之内，因此，本技术的保护范围应所述以权 利要求的保护范围为准。权利要求一种存储设备上的数据校验系统，其特征在于，所述校验系统包括数据接口单元(20)、存储单元(22)和校验电路(24)；所述数据接口单元(20)分别连接所述存储单元(22)和所述校验电路(24)；所述校验电路(24)连接所述存储单元(22)，所述校验电路(24)用于对所述数据接口单元(20)接收的数据进行校验。2.根据权利要求1所述的系统，其特征在于，所述校验电路(24)为奇偶检验电路、差错 校验纠正电路ECC和循环冗余校验电路CRC中的一种或多种。3.一种存储设备，其特征在于，包括数据接口单元(20)、存储单元(22)和校验电路 (24)；所述数据接口单元(20)分别连接所述存储单元(22)和所述校验电路(24)；所述校验电路(24)连接所述存储单元(22)，所述校验电路(24)用于对所述数据接口 单元(20)接收的数据进行校验。4.根据权利要求3所述的存储设备，其特征在于，所述校验电路(24)为奇偶检验电路、 差错校验纠正电路ECC和循环冗余校验电路CRC中的一种或多种。专利摘要本技术提供一种存储设备和存储设备上的数据校验系统，所述校验系统包括数据接口单元(20)、存储单元(22)和校验电路(24)；所述数据接口单元(20)分别连接所述存储单元(22)和所述校验电路(24本文档来自技高网...

【技术保护点】
一种存储设备上的数据校验系统，其特征在于，所述校验系统包括数据接口单元（２０）、存储单元（２２）和校验电路（２４）；所述数据接口单元（２０）分别连接所述存储单元（２２）和所述校验电路（２４）；所述校验电路（２４）连接所述存储单元（２２），所述校验电路（２４）用于对所述数据接口单元（２０）接收的数据进行校验。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨勇，
申请(专利权)人：华为技术有限公司，
类型：实用新型
国别省市：94[中国|深圳]