用于形成具有含碳区域的功率器件的结构和方法技术

本发明专利技术提供了一种场效应晶体管（ＦＥＴ），包括在第二导电类型的半导体区上方的第一导电类型的本体区。本体区与半导体区形成ｐ－ｎ结。第二导电类型的源极区在本体区上方延伸。源极区与本体区形成ｐ－ｎ结。栅电极邻近于本体区延伸但是通过栅极电介质与本体区绝缘。含碳区域在本体区下面的半导体区中延伸。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及半导体技术，更具体地涉及具有碳掺杂区域的半导体功率器件以 及形成该半导体功率器件的方法。
技术介绍
通常，η-沟道沟槽栅极功率MOSFET包括其上形成有η型外延层的η型基板。该 基板包括有MOSFET的漏极。ρ型本体区延伸到外延层中。沟槽延伸通过本体区并进入被本 体区和基板限定的外延层的部分(通常称作漂移区)中。栅极电介质层(栅极介电层)形 成在每个沟槽的侧壁和底部上。源极区位于沟槽的侧面。重本体区形成在邻近的源极区之 间的本体区内。栅电极(例如，来自多晶硅)填充沟槽并且包括有MOSFET的栅极。电介质 帽覆盖沟槽并且还部分地在源极区上方延伸。顶侧金属层电接触源极区和重本体区。底侧 金属层接触基板。在这样的常规功率器件中，获得更高的击穿电压经常以更高的导通电阻(Rdson) 为代价而达到。因此，对在没有不利地影响其它器件特性的情况下改善功率器件的击穿电 压的技术存在需要。
技术实现思路
根据本专利技术的一个实施方式，场效应晶体管(FET)包括在第二导电类型的半导体 区上方的第一导电类型的本体区。本体区与半导体区形成ρ-η结。第二导电类型的源极区 在本体区上方延伸。源极区与本体区形成Ρ-η结。栅电极邻近于本体区延伸但是通过栅极 电介质与本体区绝缘。含碳区域在本体区下面的半导体区中延伸。在一个实施方式中，半导体区进一步包括含碳区域在其上方延伸的基板、以及在 含碳区域与本体区之间延伸的第二导电类型的漂移区。基板具有比漂移区更大的掺杂浓 度。在另一个实施方式中，含碳区域与基板直接接触并与本体区隔开。在另一个实施方式中，每个栅电极设置在邻近本体区延伸并终止于半导体区内的 沟槽中。在另一个实施方式中，每个沟槽进一步包括设置在栅电极下面的屏蔽电极。栅电 极和屏蔽电极通过电极间电介质层而彼此绝缘。 在另一个实施方式中，每个沟槽包括在栅电极下面沿着沟槽的底部延伸的厚的底 部电介质(thick bottom dielectric) 0 在另一个实施方式中，栅电极在半导体区和本体区上方横向延伸并且与源极区重4叠。在另一个实施方式中，全部含碳区域在沟槽下面延伸。在另一个实施方式中，含碳区域邻接沟槽的侧壁。在另一个实施方式中，含碳区域具有第二导电类型。根据本专利技术的一个实施方式，形成场效应晶体管(FET)的方法包括在基板上方形 成含碳区域。在含碳区域上方形成外延层。外延层具有比基板更低的掺杂浓度。在外延层 中形成第一导电类型的本体区。外延层具有第二导电类型并且与本体区形成p-n结。邻近 于本体区但是与本体区绝缘而形成栅电极。在本体区中形成第二导电类型的源极区。源极 区与本体区形成p-n结。在一个实施方式中，含碳区域外延形成。在另一个实施方式中，含碳区域与基板直接接触。在另一个实施方式中，含碳区域具有第二导电类型。在另一个实施方式中，形成延伸到半导体区中的沟槽。该沟槽容纳栅电极。 在另一个实施方式中，全部含碳区域在沟槽下面延伸。在另一个实施方式中，沟槽延伸到含碳区域中。附图说明图1A-1C是示出了根据本专利技术一个实施方式的用于形成屏蔽栅极沟槽功率 MOSFET的示例性方法的简化剖视图；图ID是示出了根据本专利技术一个实施方式的在含碳层中的示例性碳浓度分布的示 意图；图2是示出了根据本专利技术另一个实施方式的示例性屏蔽栅极沟槽功率MOSFET的 简化剖视图；图3是示出了根据本专利技术一个实施方式的示例性沟槽栅极功率MOSFET的简化剖 视图；图4是根据本专利技术一个实施方式的示例性平面栅极MOSFET的简化剖视图；以及图5A-5D是示出了根据本专利技术又一个实施方式的用于形成屏蔽栅极沟槽功率 MOSFET的示例性方法的简化剖视图。具体实施例方式根据本专利技术的实施方式，披露了涉及集成电路以及它们的加工的技术。更具体地， 本专利技术提供了用于包括含碳层的功率场效应晶体管(FET)的方法和器件。含碳层被构造成 提供更高的击穿电压以及下面更充分地描述的其它有利特征。仅举例来说，已经在沟槽功 率MOSFET的范围内描述了本专利技术，但是应当认识到，本专利技术具有更宽范围的适用性。例如， 本专利技术可以应用于平面功率MOSFET以及沟槽栅极和平面栅极IGBT。取决于实施方式，含碳层可以形成在沟槽栅极FET的漂移区中。可替换地，含碳层 可以邻接延伸到漂移区中的沟槽的侧壁。在一些实施方式中，含碳层具有梯度分布以允许 从邻近的硅区的平滑过渡。上述特征可以在本文描述的一个或多个实施方式以及它们的明 显变型中。鉴于本申请披露的内容，本领域普通技术人员会认识到许多变型、更改以及替代5方式。图1A-1C是示出了根据本专利技术一个实施方式的用于形成屏蔽栅极沟槽功率 MOSFET的示例性方法的简化剖视图。在图IA中，在基板100上方形成含碳层104。例如， 基板100可以是硅基板，III-V族化合物基板，硅/锗(SiGe)基板，外延基板，绝缘体上硅 (SOI)基板，显示器基板诸如液晶显示器(LCD)、等离子体显示器、电发光(EL)灯显示器，或 发光二极管(LED)基板。示出的实施方式是η-沟道M0SFET，并且基板100可以包括η型掺 杂剂诸如磷、砷和/或其它第V族元素。在一些实施方式中，含碳层104可以是含碳硅外延层、含碳硅_锗外延层、或它们 的各种组合。在一些实施方式中，含碳层104可以通过外延工艺来形成。外延工艺可以使 用诸如硅烷(SiH4)的含硅前体和诸如链烷(例如，丙烷)的含碳前体来形成含碳层104。 在一些实施方式中，含碳前体可以具有在约1标准立方厘米/分钟(sccm)到约1，OOOsccm 之间的流速。在一些实施方式中，含碳层104可以具有在约IXlO18到约IXlO21之间的碳 浓度。对于示出的η-沟道MOSFET实施方式，含碳层104可以包括η型掺杂剂诸如磷、砷和 /或其它第V族掺杂剂。在一些实施方式中，含碳层104可以具有在约500 A到约5 μ m之 间的厚度。在其它实施方式中，含碳层104可以具有约Ιμπι的厚度。在图IB中，在含碳层104上方形成η型外延层105。在一些实施方式中，外延层 105可以是硅外延层、硅-锗外延层、或它们的组合。外延层105可以具有η型掺杂剂如磷、 砷和/或其它第V族掺杂剂。在一些实施方式中，含碳层104和外延层105通过不同的工艺形成。在其它实施 方式中，含碳层104和外延层105以一个工艺形成。例如，在形成含碳层104的过程中，在 工艺处理室内加入含碳前体例如丙烷用于与硅前体相互作用。在形成含碳层104之后，含 碳前体的流量降低和/或关闭，使得在含碳层104上形成其中具有很少或没有碳的外延层 105。在图IC中，可以在外延层105之内或者之上形成ρ型本体区106。在一些实施方 式中，可以通过在外延层105中注入掺杂剂来形成本体区106。在其它实施方式中，可以通 过外延工艺在外延层105上方形成本体区106。使用常规技术来形成延伸通过本体区106 并终止于被本体区106和基板100限定的外延层105的区域内的沟槽102。被本体区106 和基板100限定的外延层105的区域通常称作漂移区。使用已知工艺来形成为沟槽102的 底部和下部侧壁加衬的屏蔽电介质层101。使用常规技术在每个沟槽102的底部部分中形成屏蔽电极110(例如，包括本文档来自技高网...

【技术保护点】
一种场效应晶体管（ＦＥＴ），包括：在第二导电类型的半导体区上方的第一导电类型的本体区，所述本体区与所述半导体区形成ｐ－ｎ结；在所述本体区上方的第二导电类型的源极区，所述源极区与所述本体区形成ｐ－ｎ结；栅电极，邻近于所述本体区延伸但是通过栅极电介质与所述本体区绝缘；含碳区域，在所述本体区下面的所述半导体区中延伸。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：潘南西，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US[美国]