编程期间偏置相邻字线以验证的非易失性存储器和方法技术

用于非易失性存储器的各种编程技术包括相对于目标阈值电平对存储器单元编程。国产包括初始地相对于比目标阈值电平少预定偏量的第一验证电平编程。之后，相对于目标阈值电平完成编程。对于利用第一验证电平的验证，有效地使用虚拟第一验证电平，其中在所选字线上使用目标阈值电平，在邻近的未选字线上使用偏压。由此，优选地，通过偏置一个或多个邻近字线取代实际偏置标准验证电平，虚拟地偏移第一编程通路或编程阶段中的验证电平，以便避免低电平上的验证。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及非易失性存储器的技术。
技术介绍
半导体存储器已经日益普遍地应用于于各种电子装置中。例如，非易失性半导体 存储器被用在蜂窝电话、数码相机、个人数字助手、移动计算装置、非移动计算装置和其他 装置中。电可擦除可编程只读存储器(EEPROM)和闪存就属于最受欢迎的非易失性半导体 存储器。EEPROM和闪存都使用位于半导体衬底中的沟道区之上并与之绝缘的浮置栅极 (floating gate)。浮置栅极位于源极和漏极区之间。控制栅极被提供于浮置栅极之上并 与之绝缘。晶体管的阈值电压通过被保留在浮置栅极中的电荷量来控制。即，在导通晶体 管以允许在其源极和漏极之间导电之前必须施加到控制栅极的电压的最小量由浮置栅极 上的电荷的电平控制。当编程EEPROM或诸如NAND闪存装置的闪存装置时，典型地，编程电压被施加到控 制栅极，并且位线接地。电子从沟道注入浮置栅极中。当电子在浮置栅极中积累时，浮置栅 极负充电，并且存储器元件的阈值电压升高，从而存储器元件处于已编程状态。关于编程的 更多信息可在题为 “SourceSide Self Boosting Technique For Non-Volatile Memory 的美国专利US6, 859，397以及题为“Detecting Over Programmed Memory”的美国专利 US6，917，545中找到，两者都通过引用全文合并于此。一些EEPROM和闪存装置具有用于存储两个范围的电荷的浮置栅极，因而，存储元 件可以在两个状态(擦除状态和编程状态)之间编程/擦除。这样的闪存装置有时被称为 二进制闪存装置。通过识别由禁止范围分离多个不同的允许/有效编程阈值电压范围，实现多状态 (multi-state)闪存装置。每个不同的阈值电压范围对应于被编码到存储器装置中的数据 比特组的预定值。由于基于相邻浮置栅极中存储的电荷的电场的耦合，可能出现浮置栅极上存储的 表观电荷的移位。在美国专利US5，867，429中描述了浮置栅极到浮置栅极耦合现象，其通 过引用全文合并于此。相邻浮置栅极到目标浮置栅极的一个例子包括连接到相同字线以及 连接到相邻位线的浮置栅极。因为在多状态装置中，允许的阈值电压范围和禁止的范围比二进制装置中更窄， 所以浮置栅极到浮置栅极耦合的影响对于多状态装置而言是更要担心的。因而，浮置栅极 到浮置栅极耦合可能导致存储器单元从允许的阈值电压范围移位到禁止的范围。浮置栅极到浮置栅极耦合会在已经在不同时间编程的相邻存储器单元组之间出 现。例如，第一存储器单元被编程以将电荷电平添加到其对应于一组数据的浮置栅极。接 着，一个或多个相邻存储器单元被编程以将电荷电平添加到它们对应于第二组数据的浮置 栅极。在所述一个或多个相邻存储器单元被编程之后，由于耦合到第一存储器单元的相邻存储器单元上的电荷的影响，从第一存储器单元读取的电荷电平表现为与所编程的不同。 相邻存储器单元的耦合可将被读取的表观电荷电平移位一足够的量，以导致所存储数据的 错误读取。浮置栅极到浮置栅极耦合还可能在已经被同时编程的相邻存储器单元组之间出 现。例如，两个相邻的多状态存储器单元可被编程到不同的目标电平，从而第一存储器单元 被编程为对应于较低阈值电压的状态，而第二存储器单元被编程为对应于较高阈值电压的 状态。被编程为对应于较低阈值电压的状态的存储器单元有可能在第二存储器单元到达对 应于较高阈值电压的状态之前，到达该状态并被锁定不能进一步编程。在第二存储器单元 到达对应于较高阈值电压的状态之后，其将耦合到第一存储器单元，并导致第一存储器单 元具有比所编程的更高的表观阈值电压。当存储器单元在大小上继续缩减时，预期阈值电压的自然编程和擦除分布会由于 短沟道效应、更大的氧化物厚度/耦合比率变化和更大的沟道掺杂波动而增加，由此减少 相邻状态之间的可用分离度。与使用仅仅两个状态的存储器(二进制存储器)相比，该影 响对于多状态存储器而言要显著得多。另外，字线之间的间距和位线之间的间距的减少也 将增加相邻浮置栅极之间的耦合。由此，存在减少相邻浮置栅极之间的耦合的影响的需要。
技术实现思路
通过偏置相邻字线的验证电平的虚拟偏移根据本专利技术的另一方面，通过相应地偏置相邻字线来虚拟地影响验证电平的调 整，从而当利用调整后的验证电平进行编程验证时，将从单元读取正确的目标状态，而不管 后续编程到邻近存储器单元中的扰动(perturbing)电荷如何。这具有避免使用被编程的 单元的验证电平的真实偏移的优点，由此避免了可能将验证电平移位过低以至于在验证最 低存储器状态时不需要负电压感测的问题。利用验证电平的虚拟偏移的多通路编程，以最小化Yupin效应根据本专利技术的另一方面，为了最小化基于相邻电荷存储元件中存储的电荷的电场 的耦合，在至少两个通路(pass)上执行编程过程。第一通路使用从标准验证电平的偏移， 对每个单元编程以恰好达不到(short of)其目标状态。第二通路利用标准验证电平完成 编程。优选地，通过偏置一个或多个相邻字线，而不是实际偏移标准验证电平，来虚拟地偏 移第一通路中的验证电平，以便避免在低电平上验证。使用用于粗略(coarse)验证的虚拟验证偏移的粗略/精细(fine)编程根据本专利技术的另一方面，对于要相对于相关目标阈值电平编程的存储器单元，在 包括一开始使用较粗略的但快的编程步骤然后使用较精细步骤的编程操作中，每个粗略步 骤之间的验证相对于粗略验证电平比相关目标阈值电平小预定偏移，利用利用被施加到访 问被验证的存储器元件的所选字线的相关阈值电平和施加到相邻字线的预定偏压，虚拟地 影响粗略验证电平。通常，虚拟偏移是相邻字线上的预定偏压的逆函数。多通路编程或多阶段编程均有助于减少Yupin效应。因为它们不涉及确定邻近单 元的目标状态以校正Yupin效应，所以它们有利的是它们执行起来更简单。附图说明 图1是NAND单列的俯视图。图2是NAND单列的等效电路图。图3是NAND单列的横截面视图。图4是NAND闪存单元的阵列的一部分的框图。图5是非易失性存储器系统的框图。图6是非易失性存储器系统的框图。图7是存储器阵列的框图。图8是描绘感测块的一个实施例的框图。图9是感测模块的一个实施例的示意图。图10是感测模块的一个实施例的时序图。图11是描绘用于编程非易失性存储器的过程的一个实施例的流程图。图12是施加到非易失性存储器单元的控制栅极的示例波形。图13描绘了示例的一组阈值电压分布。图14描绘了示例的一组阈值电压分布。图15是描述在读数据时执行的过程的一个实施例的流程图。图16是描述在读数据时执行的过程的一个实施例的流程图。图17是描述用于从邻近位线感测数据的过程的一个实施例的流程图。图18是描述用于从邻近位线感测数据的过程的一个实施例的时序图。图19是描述读过程的一个实施例的流程图。图20描绘了已编程状态的阈值电压的分布。图21是描绘编程过程的一个实施例的图。图22是描绘编程过程的一个实施例的图。图23是描绘编程过程的一个实施例的流程图。图24是描述用于验证的过程的一个实施例的流程图。图25是描述用于读数据的过程的一个实施例的流程图。图26是描述用于读数据的一个实施例的时序图。图27是描述配置和使用存储器本文档来自技高网...

【技术保护点】
在具有能由字线和位线访问的存储器单元的阵列的非易失性存储器中，各个存储器单元中的每一个能相对于相关联的目标阈值电平编程，一种对群组的各个存储器单元并行编程的方法，包括：在第一通路中对所述群组编程，从而被编程的各个存储器单元中的每一个被验证为比所述相关联的目标阈值电平少预定偏量；在后续通路中对所述群组编程，从而被编程的各个存储器单元中的每一个被验证为所述相关联的目标阈值电平；以及其中在第一通路中对所述群组编程还包括：通过利用被施加到访问各个存储器单元的字线的所述相关联的目标阈值电压和被施加到第一邻近字线的第一预定偏压进行感测，将要相对于所述相关联的目标阈值电平编程的各个存储器单元验证为比所述相关联的目标阈值电平少预定偏量。

【技术特征摘要】
【国外来华专利技术】US 2007-9-17 11/856,639在具有能由字线和位线访问的存储器单元的阵列的非易失性存储器中，各个存储器单元中的每一个能相对于相关联的目标阈值电平编程，一种对群组的各个存储器单元并行编程的方法，包括在第一通路中对所述群组编程，从而被编程的各个存储器单元中的每一个被验证为比所述相关联的目标阈值电平少预定偏量；在后续通路中对所述群组编程，从而被编程的各个存储器单元中的每一个被验证为所述相关联的目标阈值电平；以及其中在第一通路中对所述群组编程还包括通过利用被施加到访问各个存储器单元的字线的所述相关联的目标阈值电压和被施加到第一邻近字线的第一预定偏压进行感测，将要相对于所述相关联的目标阈值电平编程的各个存储器单元验证为比所述相关联的目标阈值电平少预定偏量。2.如权利要求1所述的方法，其中所述通过感测验证还包括将第二预定偏压施加到 第二邻近字线。3.如权利要求1所述的方法，其中在第一通路中对所述群组编程还包括(a)将预定项的编程波形电压并行施加到所述群组，以增加被编程的每个存储器单元 的阈值电压；(b)通过利用被施加到访问各个存储器单元的字线的所述相关联的目标阈值电压和被 施加到第一邻近字线的第一预定偏压进行感测，将要编程的各个存储器单元验证为比所述 相关联的目标阈值电平少预定偏量；(c)禁止对群组中已经验证的存储器单元编程；以及重复(a)至(c)直到群组的所有存储器单元已验证。4.如权利要求3所述的方法，其中所述通过感测验证还包括将第二预定偏压施加到第二邻近字线。5.如权利要求1所述的方法，其中在后续通路中对所述群组编程还包括通过利用被施加到访问各个存储器单元的字线的所述相关联的目标阈值电压和被施 加到第一邻近字线的预定未选字线电压进行感测，验证要相对于所述相关联的目标阈值电 平编程的各个存储器单元。6.如权利要求5所述的方法，其中所述通过感测验证还包括将第二预定偏压施加到 第二邻近字线。7.如权利要求1所述的方法，其中所述非易失性存储器是NAND类型。8.一种非易失性存储器，包括存储器单元的阵列，能由一组字线和一组位线寻址；用于存储器单元的群组中的每一个的读/写电路，用于并行编程和验证；用于各个字线的字线电压源和用于各个位线的位线电压源；所述读/写电路与用于各个字线的电压源协作，用于在第一通路和第二通路中对每个 存储器单元编程；以及其中在所述第一通路中，所述读/写电路通过利用所述字线电压源将所述相关联的目标阈 值电压施加到访问存储器单元的字线和将第一预定偏压施加到第一邻近字线进行感测，将 要相对于所述相关联的目标阈值电平编程的存储器单元验证为比所述相关联的目标阈值电平少预定偏量。9.如权利要求8所述的非易失性存储器，其中所述验证包括使得所述字线电压源将第 二预定偏压施加到第二邻近字线。10.如权利要求8所述的非易失性存储器，其中在后续通路中对所述群组编程还包括 所述读/写电路通过利用被施加到访问各个存储器单元的字线的所述相关联的目标阈值电压和被施加到第一邻近字线的预定未选字线电压进行感测，验证要相对于所述相关 联的目标阈值电平编程的存储器单元。11.如权利要求10所述的非易失性存储器，其中所述通过感测验证还包括使得所述 字线电压源将第二预定偏压施加到第二邻近字线。12.如权利要求8所述的非易失性存储器，其中所述非易失性...

【专利技术属性】
技术研发人员：李艳，
申请(专利权)人：桑迪士克公司，
类型：发明
国别省市：US[美国]