半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，通过对支承SOI层的硅基板的杂质浓度 进行调整，并控制在与SOI层相接的硅基板表面形成的嵌入绝缘层的厚 度，可得到能够调整阈值的晶体管。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及IC、 LSI等半导体装置，尤其涉及一种积累型 (Accumulation) MOS晶体管。
技术介绍
作为这种半导体装置，在由本专利技术者等提出的特愿2005 — 349857号 (专利文献l)中记载有相应的专利技术。专利文献1提出了在所具备的电路 至少具有一对不同导电型晶体管的半导体装置中，晶体管的至少一个至少 含有设置在SOI基板上的半导体层、覆盖其表面至少一部分的栅极绝缘 层、和形成在该栅极绝缘膜上的栅电极，形成为常关闭(normally off)的 积累(Accumulation)型，按照基于栅电极与半导体层的功函数差而形成 于半导体层的耗尽层的厚度比半导体层的膜厚大的方式，选择栅电极的材 料及半导体层的杂质浓度。并且，专利文献1明确了为了使构成CMOS晶体管的p沟道晶体管、 和n沟道晶体管的电流驱动能力相等，通过使用硅的(110)面能够提高p 沟道晶体管的电流驱动能力。根据该构成，不仅可以使n沟道晶体管与p 沟道晶体管的开关速度实质相等，而且，可使沟道区域上形成的电极的占 有面积实质上相等。专利文献l:特愿2005—349857号专利文献l明确了基于栅电极本文档来自技高网...

【技术保护点】
一种半导体装置，利用至少具有第一半导体区域、形成在第一半导体区域上的嵌入绝缘物层和形成在嵌入绝缘物层上的第二半导体区域的基板而形成，将所述第二半导体区域的至少一部分作为沟道区域，在其上具有栅极绝缘膜及栅电极，其特征在于，根据所述嵌入绝缘物层的厚度、所述第一半导体区域的杂质浓度、所述第二半导体区域的杂质浓度中的至少一个控制阈值。

【技术特征摘要】
【国外来华专利技术】2006.6.27 JP 176945/20061、一种半导体装置，利用至少具有第一半导体区域、形成在第一半导体区域上的嵌入绝缘物层和形成在嵌入绝缘物层上的第二半导体区域的基板而形成，将所述第二半导体区域的至少一部分作为沟道区域，在其上具有栅极绝缘膜及栅电极，其特征在于，根据所述嵌入绝缘物层的厚度、所述第一半导体区域的杂质浓度、所述第二半导体区域的杂质浓度中的至少一个控制阈值。2、 根据权利要求l所述的半导体装置，其特征在于，该半导体装置具有依存于所述嵌入绝缘物层的厚度及所述第一半导 体区域的杂质浓度的所述沟道区域的耗尽层的厚度。3、 根据权利要求1或2所述的半导体装置，其特征在于， 具备与所述沟道区域电连接的源极区域及漏极区域，所述栅电极至少一部分利用具有与所述沟道区域不同的功函数的材料构成，并且，通过调 整所述栅电极与所述沟道区域的功函数之差、所述第一半导体区域的杂质 浓度和所述嵌入绝缘层的厚度来决定所述沟道区域的耗尽层的厚度。4、 根据权利要求3所述的半导体装置，其特征在于， 所述阈值比由所述栅电极与所述沟道区域的功函数之差决定的阈值还小。5、 根据权利要求1 4中任一项所述的半导体装置，其特征在于， 所述第一半导体区域和所述第二半导体区域是相反导电型的硅。6、 根据权利要求5所述的半导体装置，其特征在于， 该半导体装置是所述沟道区域、所述源极区域及所述漏极区域为同一导电型的积累型。7、 根据权利要求1 6中任一项所述的半导体装置，其特征在于，所述...

【专利技术属性】
技术研发人员：大见忠弘，寺本章伸，程炜涛，
申请(专利权)人：国立大学法人东北大学，财团法人国际科学振兴财团，
类型：发明
国别省市：JP