半导体结构及其制造方法技术

在各种实施例中，公开了半导体结构和制造这些结构的方法。在一个实施例中，方法包括同时在半导体材料中或在半导体材料上方形成部分单向晶体管和部分双向晶体管。而且，还描述和要求了其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】
本公开中所公开的实施例总体上涉及电气和半导体技术，更具体地，涉及包括集 成电路的半导体结构。
技术介绍
集成的有源和无源器件可以采用半导体处理技术形成在一起。半导体设计者可以 平衡成本和复杂性来集成不同类型的器件。一个挑战是发现有效的隔离技术以在半导体管 芯(semiconductor die)内有效地隔离不同类型的器件。例如，较高电压的晶体管可以和 较低电压的晶体管一起形成在同一半导体基板上，并且可以实现这些晶体管之间的隔离， 从而提供隔离、成本的降低和/或复杂性的降低。附图说明图1是部分半导体结构在根据一个或多个实施例的制造期间的截面侧视图；图2是图1的半导体结构在稍后的制造阶段的截面图；图3是图2的半导体结构在稍后的制造阶段的截面图；图4是图3的半导体结构在稍后的制造阶段的截面图；图5是图4的半导体结构在稍后的制造阶段的截面图；图6是图5的半导体结构在稍后的制造阶段的截面图；图7是图6的半导体结构在稍后的制造阶段的截面图；图8是图7的半导体结构在稍后的制造阶段的截面图；图9是图8的半导体结构在稍后的制造阶段的截面图；图10是图9的半导体结构在稍后的制造阶段的截面图；图11是图10的半导体结构在稍后的制造阶段的截面图；图12是图11的半导体结构在稍后的制造阶段的截面图；图13是图12的半导体结构在稍后的制造阶段的截面图；图14是图13的半导体结构在稍后的制造阶段的截面图；图15是图14的半导体结构在稍后的制造阶段的截面图；图16是图15的半导体结构在稍后的制造阶段的截面图；图17是图16的半导体结构在稍后的制造阶段的截面图；图18是图17的半导体结构在稍后的制造阶段的截面图；图19是图18的半导体结构在稍后的制造阶段的截面图；图20是图19的半导体结构在稍后的制造阶段的截面4图21是图20的半导体结构在稍后的制造阶段的截面图；图22是图21的半导体结构在稍后的制造阶段的截面图；图23是图22的半导体结构在稍后的制造阶段的截面图；图24是图23的半导体结构在稍后的制造阶段的截面图；图25是图24的半导体结构在稍后的制造阶段的截面图；图26是图25的半导体结构在稍后的制造阶段的截面图；图27是图26的半导体结构在稍后的制造阶段的截面图；图28是图27的半导体结构在稍后的制造阶段的截面图；图29是图28的半导体结构在稍后的制造阶段的截面图；图30是图29的半导体结构在稍后的制造阶段的截面图；图31是图30的半导体结构在稍后的制造阶段的截面图；图32是图31的半导体结构在稍后的制造阶段的截面图；图33是图32的半导体结构在稍后的制造阶段的截面图；图34是图33的半导体结构在稍后的制造阶段的截面图；图35是图34的半导体结构在稍后的制造阶段的截面图；图36是图35的半导体结构在稍后的制造阶段的截面图；图37是图36的半导体结构在稍后的制造阶段的截面图；图38是图37的半导体结构在稍后的制造阶段的截面图；图39是图38的半导体结构在稍后的制造阶段的截面图；图40是图39的半导体结构在稍后的制造阶段的截面图；图41是图40的半导体结构在稍后的制造阶段的截面图；图42是图41的半导体结构在稍后的制造阶段的截面图；图43是图42的集成电路的晶体管的放大截面图；图44是根据实施例的另一个晶体管的截面图；图45是根据实施例的另一个结构的截面图；图46是图45的结构在稍后的制造阶段的截面图；图47是图46的结构在稍后的制造阶段的截面图；图48是图47的结构在稍后的制造阶段的截面图；图49是根据实施例的另一个集成电路的截面图；图50是根据实施例的另一个集成电路的截面图；图51是根据实施例的另一个集成电路的截面图；以及图52是根据实施例的另一个集成电路的截面图。为了图解简单和理解容易，各个图中的元件不必按比例绘制，除非明确这样叙述。 此外，如果认为适当，附图标记在各图中重复表示，以表示对应的和/或相似的元件。在某 些情况下，没有详细描述熟知的方法、程序、组件和电路，以便不使本公开模糊。下面的详细 描述本质上仅为示范性的，而不旨在限制该文献的公开和该公开的实施例的使用。此外，不 意味着所附权利要求受名称、
、
技术介绍
或摘要的限制。具体实施例方式在下面的说明和权利要求书中，可以使用词语〃包括〃和〃包含〃及其派生词， 并且旨在彼此为同义词。另外，在下面的说明和权利要求中，可以使用词语"耦合"和" 连接"及其派生词。“连接"可以用于表示两个或多个元件彼此直接物理或电接触。“ 耦合"可以指两个或多个元件直接物理或电接触。然而，“耦合"也可以指两个或多个元 件彼此不直接接触，但是彼此仍相互配合或作用。例如，“耦合"可以指两个或多个元件 彼此不接触，而是通过另一个元件或中间元件间接接合在一起。最后，在下面的说明和权利 要求中，可以使用词语〃上〃、“上面的〃和〃在...之上〃。“上〃、“上面的〃和" 在...之上"可以用于表示两个或多个元件彼此直接物理接触，然而，"在...之上〃也 可以指两个或多个元件彼此不直接接触。例如，"在...之上"可以指一个元件在另一个 元件之上，但是彼此不接触，并且可以在该两个元件之间具有另一元件或多个元件。图1是集成电路10的一部分在根据实施例的制造期间的截面侧视图。如下所述， 集成电路10也可以称为半导体器件、半导体组件或半导体结构。尽管这里讨论的是集成电 路，但是这里讨论的方法和设备也可以用于其它器件，例如，分立器件。在一个或多个实施例中，集成电路10可以包括一个或多个晶体管。晶体管通常可以 被称为有源元件或者有源器件，而电阻器、电感器和电容器通常可以称为无源元件或者无源 器件。按照通常的理解，双极晶体管包括集电极区域、基极区域和发射极区域，而场效应晶体 管(FET)包括栅极、漏极区域、源极区域和沟道区域。FET的漏极区域、源极区域、沟道区域或 栅极的每一个都可以称为FET的部分、部件、组件或元件，类似地，双极晶体管的集电极区域、 基极区域和发射极区域的每一个可以称为双极晶体管的部分、部件、组件或元件。通常，这里讨论的晶体管，如双极晶体管和场效应晶体管(FET)，理解为在给控制 电极施加控制信号时，提供在第一导电电极和第二导电电极之间的导电路径。例如，在FET 中，形成在漏极和源极区域之间的沟道区域提供根据控制信号的大小而被控制的导电路 径。FET的栅极电极可以称为控制电极，并且FET的漏极和源极电极可以称为载流电极或 导电电极。同样，双极晶体管的基极可以称为控制电极，并且双极晶体管的集电极和发射极 电极可以称为导电电极或载流电极。另外，FET的漏极电极和源极电极可以称为功率电极 (power electrode)，并且双极晶体管的集电极和发射极电极也可以称为功率电极。图1所示为具有主表面14的基板12。尽管未示出，但是基板12也具有相对边界 或底表面，该相对边界或底表面与主表面14平行或基本平行。根据一个实施例，基板12包 括硅，该硅掺杂有P型导电性的杂质材料，例如，硼。尽管这里描述的方法和设备不限于此， 但作为示例，基板12的电导率范围为约5欧姆-厘米(Q-cm)至约20 Q-cm。基板12的材 料类型不限于硅，并且基板12的导电类型不限于P型导电性。杂质材料也称为掺杂剂或杂 本文档来自技高网...

【技术保护点】
一种形成集成电路的方法，该方法包括：形成有源器件的第一部分；形成无源器件的第一部分；以及形成存储器件的第一部分；其中所述有源器件的第一部分、所述无源器件的第一部分或所述存储器件的第一部分，或者其结合，同时形成或接近同时形成。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：比什努P戈格伊，
申请(专利权)人：HVVi半导体股份有限公司，
类型：发明
国别省市：US[美国]