碳化硅半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种碳化硅半导体装置，在飘移层（３０）上设有构成源电极（１００）与漏电极（１１０）之间的载流子流路的一部分的沟道层（４０）。沟道层（４０）由形成于飘移层（３０）上的Ｇｅ粒状晶体与覆盖该Ｇｅ粒状晶体的帽层构成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及使用了碳化硅(SiC)的半导体装置及其制造方法。
技术介绍
近年来，提出过如下的场效应晶体管(Field Effect Transistor;FET)，即，在电流流入的源电极与电流流出的漏电极之间设置栅电极，利用施加在栅电极上的电压来控制源/漏之间的电流(漏电流)。在场效应晶体管中，有在栅中具有MOS结构的MOS型(MOSFET)和使用了 pn结或肖特基结的结型。在将栅电极设为MOS结构的MOSFET中，利用在半导体表面形成由少数的载流子造成的反转层，来控制漏电流所流过的沟道区域的传导率。此外，由于一旦对栅电压赋予变化，电流值就会变化，因此能够作为电信号的放大或电流的通/断开关发挥作用。对于如上所述在栅中具有MOS结构的半导体装置，有使用了由碳化珪构成的半导体的碳化硅半导体装置(MOSFET )(例如参照专利文献1 )。专利文献1:日本专利第3307184号公报
技术实现思路
但是，由于碳化硅(SiC) —般来说载流子的迁移率小，MOS界面特性不够充分，使得MOS晶体管的沟道迁移率小，因此有制成元件后的接通电阻高而电流损耗变大的问题。本专利技术是鉴于上述以往的问题而完成的，其目的在于，提供，该碳化硅半导体装置的沟道形成区域中的载流子的迁移率大，接通电阻低，元件特性优良。用于解决上述问题的本专利技术的碳化硅半导体装置是利用栅电压来控制源区域与漏区域之间的载流子的流动的碳化硅半导体装置，至少具3备碳化硅基板和沟道层，所述沟道层设于所述碳化硅基板上，构成所述源区域与所述漏区域之间的载流子流路中的至少一部分，含有Sh —xGexC晶体(0^x<l)和Ge浓度高于该晶体的Ge粒状晶体。本专利技术的碳化硅半导体装置中，在源区域与漏区域之间的载流子流路中的至少一部分具备含有Sh-xGexC晶体(0^x<l)和Ge浓度高于该晶体的Ge粒状晶体的沟道层。本专利技术的沟道层由于含有与碳化硅相比迁移率、晶格常数大、禁带宽度小的Ge粒状晶体，因此沟道形成区域中的载流子的迁移率大，接通电阻低，元件特性优良。本专利技术的碳化硅半导体装置也可以在所述沟道层上还具备接触层。通过在本专利技术的碳化硅半导体装置中设置接触层，就可以减小源电极、漏电极的接触电阻。本专利技术的碳化硅半导体装置的所述Ge粒状晶体也可以与所述碳化硅基板和所述接触层相接。通过将本专利技术的碳化硅半导体装置设为此种构成，就可以将碳化硅半导体基板与接触层通过迁移率大的Ge粒状晶体来连接，可以有效地获得Ge浓度高的半导体层。其结果是，可以进一步提高载流子的迁移率。本专利技术的碳化硅半导体装置中，所述接触层既可以是形成于所述沟道层表面的Ge粒状晶体，也可以还含有Ge浓度低于该Ge粒状晶体的Si"xGexC晶体(0^x<l)。通过将接触层设为此种构成，就可以进一步减小源电极、漏电极的接触电阻。本专利技术的碳化硅半导体装置的制造方法是用于制造上述的本专利技术的碳化硅半导体装置的方法，具有如下的Ge粒状晶体形成工序，即，在14001C以下，将含有锗原料的混合气体供给至碳化硅基板上或沟道层上，使Ge粒状晶体在所述碳化硅基板表面或所述沟道层表面生长。如果是高于1400"C的温度，则Ge粒状晶体就会升华，无法在碳化硅基板表面或沟道层表面形成Ge粒状晶体。根据上述的Ge粒状晶体形成工序，可以在碳化硅基板表面或沟道层表面形成Ge粒状晶体。本专利技术的碳化硅半导体装置的制造方法可以还具有如下的帽层形成工序，即， 一边从所述Ge粒状晶体形成工序中的Ge粒状晶体生长温度以下加热到1400 ~ 2000匸， 一边将含有硅原料(例如硅烷化合物)、的混合气体供给于形成了所述Ge粒状晶体的所述碳化硅基板上或所述沟道层上，使覆盖所述Ge粒状晶体的Sh —xGexC晶体(0^x<l)外延生长，在所述碳化硅基板表面或所述沟道层表面形成由该Si^GexC晶体(0^x<l)构成的帽层。根据上述的帽层形成工序，可以在不使Ge粒状晶体升华的情况下形成由Si^Ge,C晶体(0^x<l)构成的帽层。帽层可以抑制高温加热时的Ge粒状晶体的升华。在帽层形成工序中，例如既可以一边从Ge粒状晶体生长温度以下到1400 2000X:连续地提高温度一边形成帽层，也可以在Ge粒状晶体生长温度以下的温度下将帽层形成至达到规定的膜厚后， 一边将温度提高到1400 2000X:—边进一步形成帽层。根据本专利技术，可以提供沟道形成区域中的栽流子的迁移率大、接通电阻低、元件特性优良的。附图说明图l是表示专利技术的碳化硅半导体装置的第一实施方式的剖面图。图2是表示Ge粒状晶体的剖面照片。图3是表示Ge粒状晶体的表面照片。图4是沟道层40的剖面图。图5是用于说明第一实施方式的碳化硅半导体装置的制造工序的图图6是用于说明第一实施方式的碳化硅半导体装置的制造工序的图。图7是用于说明第一实施方式的碳化硅半导体装置的制造工序的图。图8是用于说明第一实施方式的碳化硅半导体装置的制造工序的图。图9是用于说明第一实施方式的碳化硅半导体装置的制造工序的图。图10是用于说明第一实施方式的碳化硅半导体装置的制造工序的图。图11是用于说明第一实施方式的碳化硅半导体装置的制造工序的图。图12是用于说明第一实施方式的碳化硅半导体装置的制造工序的图。图13是用于说明第一实施方式的碳化硅半导体装置的制造工序的图。图14是表示专利技术的碳化硅半导体装置的第二实施方式的剖面图。具体实施例方式图l是表示本专利技术的碳化硅半导体装置的第一实施方式的剖面图。本实施方式的碳化硅半导体装置是以如下的纵型的MOS型场效应晶体管(MOSFET)构成的装置，即，将栅电极以MOS结构构成，并且载流子在设于碳化硅基板的一面上的源电极和设于与该源电极形成面相反侧的面上的漏电极之间沿纵剖的纵向在元件内移动。本实施方式的MOSFET在单晶碳化珪基板(SiC基板)10 (4H-SiC ( 0001 ) 8。 off toward载流子浓度(N+: 3 x 1018cm 3)厚350nm)上，依次层叠有厚1 p m的SiC緩沖层20 ( N+: ]\2掺杂，载流子浓度3xl0"cm—3)、厚10pm的SiC飘移层30 (N—: 1\2掺杂，载流子浓度5 x 1015cm—3 )、厚2 p m的沟道层40、以及厚0.5 p m的SiC接触层50(N+: N2掺杂，载流子浓度3xl0"cm —3以上)，其中，沟道层40由设于SiC飘移层30上且SiC基板10的厚度方向的高度为0.5Hm的Ge粒状晶体(P_: Al掺杂，载流子浓度5 x 1015cm3)和覆盖该Ge粒状晶体的厚2jnm的帽层(p-: Al掺杂，载流子浓度5 x 1015cm—3)构成。SiC基板10的厚度没有特别限定，例如可以在100~500nm的范围中适当地选择。緩冲层20的厚度可以在0.1~2.0|im的范围中适当地选择。飘移层30的厚度可以在5~15nm的范围中适当地选择。沟道层40的厚度可以在0.5 ~ 5.0 n m的范围中适当地选择。接触层50的厚度可以在0.1 ~ 1.0 n m的范围中适当地选择。在SiC基板10的层叠有緩冲层20等的一侧形成有贯穿接触层50与沟道层40而到达飘移层30的栅槽60。在栅槽60的表面形成有由Si02构成的栅绝本文档来自技高网...

【技术保护点】
一种碳化硅半导体装置，是利用栅电压来控制源区域与漏区域之间的载流子流动的碳化硅半导体装置，　至少具备碳化硅基板和沟道层，所述沟道层设于所述碳化硅基板上、构成所述源区域与所述漏区域之间的载流子流路的至少一部分、并且含有Ｓｉ↓［１－ｘ］Ｇｅ↓［ｘ］Ｃ晶体和Ｇｅ浓度高于该晶体的Ｇｅ粒状晶体，其中式Ｓｉ↓［１－ｘ］Ｇｅ↓［ｘ］Ｃ中，０≤ｘ＜１。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：关章宪，谷由加里，柴田典义，
申请(专利权)人：丰田自动车株式会社，财团法人日本精细陶瓷中心，
类型：发明
国别省市：JP[日本]