一种电可擦除可编程只读存储器的实现方法和装置制造方法及图纸

本发明专利技术披露了一种电可擦除可编程只读存储器（ＥＥＰＲＯＭ）的实现方法和装置，涉及控制模块和ＥＥＰＲＯＭ接口协议模块，其中，控制模块通过运行在线软件将以往要写入ＥＥＰＲＯＭ的数据自动写入可替代ＥＥＰＲＯＭ的存储器中，然后从该可替代ＥＥＰＲＯＭ的存储器中读取该写入的数据写入到缓存中；ＥＥＰＲＯＭ接口协议模块根据要访问ＥＥＰＲＯＭ的设备给出的读地址，从缓存中读取相应的数据发送给该设备。本发明专利技术可以由控制模块自动完成原ＥＥＰＲＯＭ需人工操作才能写入配置数据的操作，简化了产品量产的工序，且便于产品的升级，同时还节约了ＰＣＢ面积，由此降低了产品的硬件成本。

【技术实现步骤摘要】

本专利技术涉及一种集成电路(IC，Integrated Circuit)的实现方法和装置，尤 其涉及电可擦除可编程只读存储器(EEPROM，Electrically-Erasable Programmable Read-Only Memory)的实现方法和装置。
技术介绍
EEPROM是一种掉电后数据不丢失的存储芯片，由于其可编程特性以及其较低的成 本，在电子产品中被广泛地应用。EEPROM被其它电子设备访问通常可以通过串行接口实现。其中常用的接口协议 是 IC 间总线(I2C, Inter IC Bus)、串行外设接口 (SPI, Serial Peripheral Interface) 和Microwire (该总线是一种简单的串行通讯接口协议，采用三线进行数据传输)，可以根 据应用的具体要求予以选择。譬如I2C是由数据线SDA和时钟线SCL构成的串行总线，可 以发送和接收数据，最高传送速率lOOlAps。I2C上并接的每一模块电路既可以是主机，又 可以是从机，这取决于它所要完成的功能。具I2C接口的EEPROM以其占用1/0总线少、体 积小等优点而被广泛应用。当然，EEPRO本文档来自技高网...

【技术保护点】
一种电可擦除可编程只读存储器（ＥＥＰＲＯＭ）的实现装置，包括依次连接的可替代ＥＥＰＲＯＭ的存储器、控制模块、缓存模块以及ＥＥＰＲＯＭ接口协议模块，其中：所述可替代ＥＥＰＲＯＭ的存储器，至少具有ＥＥＰＲＯＭ的非易失性及电可擦除特性，用于替代ＥＥＰＲＯＭ存储数据；所述控制模块，用于通过运行在线软件将以往要写入ＥＥＰＲＯＭ中的数据自动写入所述可替代ＥＥＰＲＯＭ的存储器中，然后从该可替代ＥＥＰＲＯＭ的存储器中读取该数据写入到所述缓存模块中；所述缓存模块，用于缓存所述以往要写入到ＥＥＰＲＯＭ中的数据；所述ＥＥＰＲＯＭ接口协议模块，用于通过ＥＥＰＲＯＭ接口协议与要访问所述ＥＥＰＲＯＭ的设备通讯，根据该设备...

【技术特征摘要】
1.一种电可擦除可编程只读存储器(EEPROM)的实现装置，包括依次连接的可替代 EEPROM的存储器、控制模块、缓存模块以及EEPROM接口协议模块，其中所述可替代EEPROM的存储器，至少具有EEPROM的非易失性及电可擦除特性，用于替代 EEPROM存储数据；所述控制模块，用于通过运行在线软件将以往要写入EEPROM中的数据自动写入所述 可替代EEPROM的存储器中，然后从该可替代EEPROM的存储器中读取该数据写入到所述缓 存模块中；所述缓存模块，用于缓存所述以往要写入到EEPROM中的数据；所述EEPROM接口协议模块，用于通过EEPROM接口协议与要访问所述EEPROM的设备通 讯，根据该设备给出的读地址从所述缓存模块中读取相应的数据发送给该设备。2.按照权利要求1所述的装置，其特征在于，所述EEPROM接口协议模块根据要访问所述EEPROM的设备给出的写指示接收所述读地 址，并将该读地址映射为所述缓存模块的读地址；根据该设备给出的读指示和映射的所述 缓存模块的读地址，将从所述缓存模块相应的缓存单元中读取的数据发送给该设备。3.按照权利要求1或2所述的装置，其特征在于，所述可替代EEPROM的存储器通过闪速存储器(FLASH)、磁阻式随机存储器(MRAM)或非 易失性铁电存储器(FRAM)中的任意一种存储器实现；所述控制模块通过微处理单元(MPU)、微控制单元(MCU)、专用控制器、现场可编程门 阵列(FPGA)形成的控制单元以及数字信号处理器(DSP)中的任意一种实现；所述缓存模块通过随机存取存储器(RAM)实现；所述EEPROM接口协议模块，根据EEPROM接口协议通过IC间总线(I2C)模块、串行外 设接口(SPI)模块以及Microwire接口模块中的任意一种实现，或者通过并行接口模块实 现；并且，所述可替代EEPROM的存储器、所述控制模块、所述缓存模块以及所述EEPROM接 口协议模块中的一个或多个通过电子装置中现有器件实现。4.按照权利要求3所述的装置，其特征在于，所述缓存模块通过双口 RAM实现，所述控制模块的数据总线输出端、地址总线输出端、 时钟输出端以及写使能输出端分别连接所述双口 RAM的第一接口的数据总线输入端、写地 址输入端、时钟输入端和写使能输入端；所述EEPROM接口协议模块通过I2C模块实现，所述双口 RAM的第二接口的数据总线 输出端、读地址输入端、读使能输入端、时钟输入端分别连接所述I2C模块的数据总线输入 端、读地址输出端、读使能输出端和所述控制模块的时钟输出端；所述I2C模块的串行数据 信号线和时钟信号线分别连接到外部I2C总线的串行数据信号线和时钟信号线。5.按照权利要求4所述的装置，其特征在于，所述双口RAM和所述I2C模块均由所述 FPGA形成；所述控制模块在所述FPGA正常工作后，从所述FLASH中取出相应的数据，在所述写使 能输出端输出的写使能有效信号、所述地址总线输出端输出的写地址信号和所述时钟输出 端输出的时钟信号的作用下，将从所述可替代EEPROM的存储器读取的所述数据通过所述 数据总线输出端写入到所述双口 RAM的所述第一接口 ；所述I2C模块时钟信号线的时钟信号从所述串行数据信号线接收写指示接收读地址， 并将该读地址映射为所述双口 RAM的第二接口读地址；根据从所述串行数据信号线接收的 读指示和所述双...

【专利技术属性】
技术研发人员：李向龙，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]