感测放大器以及包括感测放大器的半导体存储装置制造方法及图纸

本发明专利技术公开了一种感测放大器和包括感测放大器的半导体存储装置。该感测放大器包括具有连接至第一线的输入端和连接至第二线的输出端的第一反相器和具有连接至第二线的输入端和连接至第一线的输出端的第二反相器，其中第一反相器的ＮＭＯＳ晶体管和第二反相器的ＮＭＯＳ晶体管具有彼此不同的阱偏置。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储装置，并尤其涉及一种位线感测放大器。
技术介绍
存储装置的基本操作是写入或存储外部数据，以及读取写入的或存储的数据。用 于存储数据的基本部件称为单元。在这样的存储装置中，用一个电容器来存储一个数据。为 了准确地读取存储在电容器中的数据并且准确地将读取的数据转移至外部，必须正确地确 定在单元中存储的数据的极性(polarity)。因此，在半导体存储装置中提供了用于感测和 放大数据的位线感测放大器(BLSA)。图1是包括单元阵列和位线感测放大器的传统半导体存储装置的电路图。参照图1，在正常模式下，把耦合至位线感测放大器110的位线对BL和/BL预充 电至预充电电压VBLP。当字线WLl被使能时，与该字线WLl耦合的单元晶体管101导通， 以及存储在电容器中的数据通过单元晶体管101的沟道被转移至位线BL(电荷共享)。这 时，位线条/BL维持预充电电压VBLP，并且位线BL的电位通过电荷共享而改变。位线感测放大器110感测和放大在位线BL和位线条/BL之间的电位差(dV)。和理想的位线感测放大器不同，实际的位线感测放大器可能无法精确地感测和放 大位线对BL和本文档来自技高网...

【技术保护点】
一种感测放大器，包括：第一反相器，其具有耦合至第一线的输入端和耦合至第二线的输出端；以及第二反相器，其具有耦合至第二线的输入端和耦合至第一线的输出端，其中第一反相器的ＮＭＯＳ晶体管和第二反相器的ＮＭＯＳ晶体管具有彼此不同的阱偏置。

【技术特征摘要】
KR 2009-8-11 10-2009-00740161.一种感测放大器，包括第一反相器，其具有耦合至第一线的输入端和耦合至第二线的输出端；以及第二反相器，其具有耦合至第二线的输入端和耦合至第一线的输出端，其中第一反相器的NMOS晶体管和第二反相器的NMOS晶体管具有彼此不同的阱偏置。2.根据权利要求1所述的感测放大器，其中，第一反相器的PMOS晶体管和第二反相器 的PMOS晶体管具有彼此不同的阱偏置。3.根据权利要求2所述的感测放大器，其中，第一高电压被施加为第一反相器的PMOS 晶体管的阱偏置，第二高电压被施加为第二反相器的PMOS晶体管的阱偏置，第一低电压被 施加为第一反相器的NMOS晶体管的阱偏置以及第二低电压被施加为第二反相器的PMOS晶 体管的阱偏置。4.根据权利要求3所述的感测放大器，其中，第一高电压和第二高电压被独立地调节， 并且第一低电压和第二低电压被独立地调节。5.根据权利要求1所述的感测放大器，其中，第一线和第二线包括位线。6.一种感测放大器，包括第一反相器，其具有耦合至第一线的输入端和耦合至第二线的输出端；以及第二反相器，其具有耦合至第二线的输入端和耦合至第一线的输出端，其中，第一反相器的PMOS晶体管和第二反相器的PMOS晶体管具有彼此不同的阱偏置。7.根据权利要求6所述的感测放大器，其中，第一高电压被施加为第一反相器的PMOS 晶体管的阱偏置，并且第二高电压被施加为第二反相器的PMOS晶体管的阱偏置。8.根据权利要求7所述的感测放大器，其中，第一高电压和第二高电压被独立地调节。9.根据权利要求6所述的感测放大器，其中，第一线和第二线包括位线。10.一种半导...

【专利技术属性】
技术研发人员：元炯植，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]