Ｐ沟道金属氧化物半导体晶体管源漏注入方法技术

本发明专利技术公开了Ｐ沟道金属氧化物半导体晶体管（ＰＭＯＳ）源漏注入方法，包括：在ＰＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＰＭＯＳ源漏区的低浓度Ｂ离子注入；在ＰＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＰＭＯＳ源漏区的Ｆ离子注入；在ＰＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＰＭＯＳ源漏区的高浓度ＢＦ２离子注入；在ＰＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＰＭＯＳ源漏区的高浓度Ｂ离子注入。本发明专利技术减弱了ＰＭＯＳ的短沟道效应。

【技术实现步骤摘要】

本专利技术涉及半导体制作
，具体涉及P沟道金属氧化物半导体晶体管 (PMOS)源漏注入方法。
技术介绍
现有的互补金属氧化物半导体(CMOS)集成电路技术中，在完成浅沟槽隔离， 离子注入形成N阱和P阱，并完成栅氧化层和多晶硅栅极结构的制作以后，需要进行源 漏区的制造。现有PMOS源漏区的制造过程主要包括以下步骤步骤101:利用干法刻蚀工艺刻蚀硅片表面的氮化硅，形成PMOS的栅极结构的 侧墙。在刻蚀过程中，需要保留环绕栅极结构的二氧化硅和氮化硅，以便形成侧墙， 侧墙可用于防止后续进行源漏注入时离子过于接近沟道以致发生源漏穿通，即注入的杂 质发生扩散从而降低阈值电压，增大漏电流。步骤102 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的光刻。先利用光刻确定要进行离子注入的PMOS源漏区域；然后，按照确定的区域进 行P+源漏注入，步骤101中形成的侧墙能够用于阻挡注入的离子过于向沟道一侧扩散。步骤103 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的 低浓度硼(B)离子注入。步骤104 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度BF2离子注入。步骤105 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度B离子注入。步骤104、105注入的离子的浓度之和为步骤103中注入的离子浓度的100倍左右ο步骤106 将硅片放置在快速退火装置中进行退火。 由上述流程可以看出，在进行源漏区注入时，第二和第三级注入的离子浓度远 远大于第一级注入的离子浓度。这种高浓度的离子注入导致源漏区与阱区之间的PN结向 阱区一侧推进，尤其在漏极加工作电压的时候，耗尽区会向阱区一侧推进，导致短沟道 效应变严重，使得漏电流变大。另外，对于晶体管来说，不断提高性能是集成电路发展的要求。为了获得高性 能，超薄的栅氧化层被采用。但是，超薄的栅氧化层会恶化负压温度不稳定(NBTI， Negative Bias Temperature Instability)效应，具体原因如下NBTI效应是由于栅氧化层中的正电荷陷阱吸附电子导致的。PMOS在工作时， 会有大量的电子通过隧道效应穿过栅氧化层，这些电子被正电荷陷阱捕捉并留在栅氧化层中，导致PMOS阈值电压升高，工作电流减小。栅氧化层中的这些正电荷陷阱可能是 可动的正电荷例如杂质金属离子、固定正电荷(由栅氧化层内部的一些缺陷引起的)、 或者是界面态如悬挂键。栅氧化层越薄，晶体管工作时通过栅氧化层的隧穿电流越 大，也就是通过的电子越多，这样被捕捉的栅氧化层中的电子也就越多，NBTI效应 越严重。栅氧化层内的悬挂键经常被H离子所占有，由于栅氧化层内的Si离子和H离子 都为正离子，它们之间形成的共价化学键较弱，当有电子经过时，该化学键键很可能被 打断并捕捉到电子，恶化NBTI，导致NBTI寿命变短。NBTI寿命是衡量PMOS可靠性 的一个关键指标，NBTI寿命与栅氧化层的质量密切相关，NBTI寿命越高，表明栅氧化 层的质量越高。目前，集成电路产业界的标准之一是PMOS的NBTI的寿命不得小于5 年。
技术实现思路
本专利技术提供PMOS源漏注入方法，以减弱PMOS的短沟道效应。本专利技术的技术方案是这样实现的一种P沟道金属氧化物半导体晶体管PMOS源漏注入方法，该方法包括在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的低浓度硼B 离子注入；在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的氟F离子注 入；在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度氟化 硼BF2离子注入；在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度硼B 离子注入。所述在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度 硼B离子注入之后进一步包括将硅片放置在快速退火装置中进行退火。所述F离子注入的能量范围为5 10千电子伏Kev。所述F离子注入的剂量范围为5E14 3E15离子数/厘米2cm 2。所述F离子注入的角度为O 30度。与现有技术相比，本专利技术在PMOS栅极结构的侧墙两侧的半导体衬底上进行 PMOS源漏区的低浓度B离子注入和高浓度BF2离子注入之间，进行F离子注入，F离子 注入在一定程度上使PMOS源漏区域表面形成非晶层，抑制了后续高浓度BF2和B离子 注入时的沟道效应，控制了源漏区离子注入的深度，减弱了高浓度BF2和B离子向阱区 一侧扩散，故减弱了 PMOS的短沟道效应。另外，F离子在快速退火之后扩散至栅氧化层，替代了栅氧化层中的H-Si键， 形成较为稳定的F-Si键，从而降低了栅氧化层捕捉电子的机率，抑制了 PMOS的NBTI 效应，从而提高了 PMOS的NBTI寿命。附图说明图1为现有的PMOS源漏区制造方法流程图；图2为本专利技术实施例提供的PMOS源漏注入方法流程图。具体实施例方式下面结合附图及具体实施例对本专利技术再作进一步详细的说明。图2为本专利技术实施例提供的PMOS源漏注入方法流程图，如图2所示，其具体步骤如下步骤201:利用干法刻蚀工艺刻蚀硅片表面的氮化硅，形成PMOS的栅极结构的 侧墙。步骤202 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的光刻。步骤203 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的 第一级低浓度离子注入。本步骤中注入的离子为B离子。步骤204 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的F离子注入。F离子的注入角度范围O 30度，一般选取O度；F离子的注入能量范围可 为5 10千电子伏(Kev) ； F离子的注入剂量范围可为5E14 3E15离子数/厘米 2 (cirf2) ο步骤205 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的第二级高浓度BF2离子注入。步骤206 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的第三级高浓度B离子注入。步骤207 将硅片放置在快速退火装置中进行退火。本专利技术实施例中，在第二、三级高浓度离子注入前注入F离子，由于F离子的非 晶化特性，这样，F离子可以在PMOS源漏区硅表面形成非品层，避免了第二、三级离子 注入时的沟道效应，使第二、三级注入的高浓度离子集中在较浅的区域，从而减少了 PN 结向阱区一侧推进的深度，从而减弱了短沟道效应。漏极感应势垒降低(DIBL，Drain Induction Barrier Lower)值是衡量短沟道效应强 弱的重要参数之一。DIBL = Vthi-Vtsat,其中Vthi是在漏极加小电压，使晶体管处于线 性区工作时的阈值电压，Vtsat是在漏极加工作电压即高电压，使晶体管处于饱和状态 工作时的阈值电压。DIBL值越大，短沟道效应越强；DIBL值越小，短沟道效应越弱， 即对短沟通效应控制得越好。另外，本专利技术实施例中，在源漏区注入F离子，这样，F离子在快速退火之后 扩散至栅氧化层，由于Si离子为正离子，而F为负离子，因此F-Si键较稳定，当PMOS 工作时，栅极加工作电压、电子通过栅氧化层时，电子被F-Si键捕捉到的机率降低，因 此，NBTI寿命得到提高。表1给出了采用本专利技术方法和现有方本文档来自技高网...

【技术保护点】
一种Ｐ沟道金属氧化物半导体晶体管ＰＭＯＳ源漏注入方法，该方法包括：在ＰＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＰＭＯＳ源漏区的低浓度硼Ｂ离子注入；在ＰＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＰＭＯＳ源漏区的氟Ｆ离子注入；在ＰＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＰＭＯＳ源漏区的高浓度氟化硼ＢＦ２离子注入；在ＰＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＰＭＯＳ源漏区的高浓度硼Ｂ离子注入。

【技术特征摘要】

【专利技术属性】
技术研发人员：周地宝，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]