具有减小的反向泄漏的３Ｄ读／写单元及其制造方法技术

一种非易失性存储器装置，其包括：半导体二极管控向元件；以及半导体读／写转换元件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及非易失性存储器装置以及制造该装置的方法。
技术介绍
非易失性存储器阵列即使在断开对器件的供电时也能保持其存储的数据。在一次 性可编程阵列中，每个存储器单元被形成为初始的未编程状态，并且可以被转换到已编程 状态。这种改变是永久性的，并且这种单元是不可擦除的。在其他类型的存储器中，存储器 单元是可擦除的，并且可以被重重写入多次。 单元还可以改变每个单元可以实现的数据状态的数量。数据状态可以通过改变所 述单元的可被检测的一些特性而被存储，所述特性例如为在指定施加电压下或所述单元内 的晶体管的阈值电压下流经所述单元的电流。数据状态是单元的独特值，例如数据'0'或 数据'1'。 —些用于获得可擦除或多状态的单元的方案是复杂的。例如，浮栅和 S0N0S (硅_氧化物_氮化物_氧化物_硅)存储器单元通过存储电荷操作，其中存储的电 荷的存在、缺失或数量改变晶体管阈值电压。这些存储器单元是三端装置，其相对难于制造 并且在当代集成电路为竞争力所需的非常小的尺寸下操作。 其他存储器单元通过改变例如硫族化物(chalcogenide)等相关外来材料的电阻 率而进行操作。硫族化物使用起来困难并且可能对大多数半导体生产设施都是挑战。 具有可擦除或多状态的存储器单元的非易失性存储器阵列将提供实质性的优点， 所述可擦除或多状态的存储器单元使用传统半导体材料形成，其结构易于被縮小到很小的 尺寸。
技术实现思路
本专利技术的一个实施例提供了一种非易失性存储器装置，其包括半导体二极管控向 元件以及半导体读/写转换元件。 本专利技术的另一个实施例提供了一种非易失性存储器装置，其包括半导体二极管控 向元件、半导体电阻器读/写转换元件、位于所述控向元件和所述转换元件之间的至少一 个导电层、电接触所述控向元件的第一电极；以及电接触所述转换元件的第二电极。所述读 /写转换元件、所述至少一个导电层和所述控向元件串联布置在所述第一电极和所述第二 电极之间的柱中。 本专利技术的另一个实施例提供了一种非易失性存储器装置，其包括半导体二极管控 向元件、半导体读/写转换元件、位于所述控向元件和所述转换元件之间的至少一个导电6层，以及将所述读/写转换元件从第一电阻率状态转换到与该第一电阻率状态不同的第二 电阻率状态的装置，并且该装置还用于将所述读/写转换元件从第二电阻率状态转换到第 一电阻率状态。 本文所述的本专利技术的每个方面和实施例均可以独立地使用或被相互结合使用。现 在将参考附图说明优选方面和实施例。附图说明 图1是说明了在存储器阵列中的各存储器单元之间的电隔离需要的电路图。 图2和图6是根据本专利技术的优选实施例形成的存储器单元的透视图。 图3是包括图2中的存储器单元的存储器级的一部分的透视图。 图4a-4d是说明了根据本专利技术的实施例形成的存储器级的形成进程的侧横截面图。 图5a-5d是说明了根据本专利技术的实施例的可替换二极管构造的示意性侧横截面 图。具体实施例方式已知的是，由掺杂多结晶硅或多晶硅形成的电阻器的电阻可以通过施加电脉冲被 修整，使其在稳定的电阻状态间调节。这种可修整的电阻器已经被用作集成电路中的元件。 然而，在非易失性存储器单元中使用可修整的多晶硅电阻器来存储数据状态并不 是常规方法。制造多晶硅电阻器的存储器阵列存在许多困难。如果电阻器在大型交叉点阵 列中被用作存储器单元，则当电压被施加到选定的单元时，将在遍布所述阵列的半选定和 未选定的单元中存在不期望的泄漏。例如，参考图l，假设电压被施加到位线B和字线A之 间以设置、重置或感测选定的单元S。期望电流流过选定的单元S。然而，一些泄漏电流可 以在可替换的路径上流动，例如在位线B和字线A之间经过未选定的单元U1、U2和U3。可 以存在许多这样的可替换的路径。 在本专利技术的一个实施例中，通过将每个存储器单元形成为包括二极管和电阻器的二端装置或二端器件，可以极大地减小泄漏电流。二极管具有非线性i-v(伏安)特性，在导通电压之下允许非常小的电流流过并且在导通电压之上允许大致较大的电流流过。 一般 地，二极管还用作在一个方向上比在另一个方向上更易于电流流过的单向阀。因此，只要 所选定的偏置方案是确保仅所选定的单元承受高于导通电压的正向电流，则沿非期望路径 (例如图1中的U1-U2-U3潜通路)的泄漏电流可以被极大地减小。 在本专利技术的实施例中，通过施加适当的电脉冲，由半导体材料形成的存储器元件 (例如二极管控向元件和作为读/写转换元件的半导体电阻器)可以实现两个或更多个稳 定的电阻率状态。转换元件被串联定位，但优选为与二极管控向元件去耦。优选地，所述转 换元件通过一个或多个导电层与所述控向元件去耦，导电层例如为金属(Ti、W等)、金属硅 化物或氮化钛层，所述导电层位于转换元件和控向元件之间。所述转换元件、控向元件和导 电性去耦层串联布置形成非易失性存储器单元。转换元件优选为包括无定形的、多结晶或 无定形和多结晶相结合的IV族半导体电阻器。然而，还可以使用例如高电阻率二极管等其 他转换元件。控向元件优选为包括结晶的、低电阻率多晶iv族半导体二极管。 半导体电阻器材料可以从初始第一电阻率状态转换为不同的电阻率状态，之后， 基于施加适当的电脉冲可以返回到第一电阻率状态。例如，第一状态可以是比第二状态的 电阻率更高的电阻率状态。可替换地，第二状态可以是比第一电阻率状态的电阻率更低的 电阻率状态。所述存储器单元可以具有两个或更多个数据状态并且可以是一次性可编程或 可重写的。 如所述，在存储器单元中的导体之间包括二极管允许该半导体单元形成在高密度 的交叉点存储器阵列中。之后，在本专利技术的优选实施例中，多结晶和/或无定形半导体存储 器元件由串联的去耦二极管和电阻器构成。 图2说明了根据本专利技术的优选实施例形成的存储器单元2。底部导体12由例如为 钨的导电材料形成，并且在第一方向上延伸。阻挡层和粘合层可以包括在底部导体12中。 存储器单元2包含多晶/多结晶半导体二极管4。 二极管4优选具有底部重掺杂n型区域； 非有意掺杂的本征区域；以及顶部重掺杂P型区域；然而这种二极管的定向可以被反转。无 论其定向如何，这种二极管均被称作p-i-n型二极管。存储器单元还包含一个或多个导电 性"去耦器"层6以及无定形和/或多晶半导体电阻器8。单元2中元件的次序可以反转， 并且电阻器8可以定位在单元的底部上，且二极管4可以定位在单元的顶部上。此外，单元 2可以相对于衬底水平定位而非垂直定位。顶部导体16可以与底部导体12以相同的方式 形成并且与底部导体12具有相同的材料，并且该顶部导体16在与第一方向不同的第二方 向延伸。多晶半导体二极管4被垂直置于底部导体12和顶部导体16之间。多晶半导体二 极管4优选为以低电阻率状态形成。电阻器8优选但不必须以高电阻率状态形成。这种存 储器单元可以形成在适当的衬底上，例如形成在单晶硅晶片上。图3示出了形成在交叉点 阵列中的这种装置或器件的存储器级的一部分，其中单元2被置于底部导体12和顶部导体 16之间。如图2和图3所示，二极管和电阻器优选为具有大致圆柱形形状。多个存储器级 可以堆叠在衬底上以形成高密度单片三维存储器阵列。 优选地，存储器单元2不包括任何额外的有源装置或器件，例如晶体管或电容器。 本文档来自技高网...

【技术保护点】
一种非易失性存储器装置，其包括：半导体二极管控向元件；以及半导体读／写转换元件。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：T库玛，CJ派提，
申请(专利权)人：桑迪士克三D公司，
类型：发明
国别省市：US[美国]