用于改进栅极氧化层的完整性的集成的氢退火和栅氧化制造技术

一种形成沟槽栅极场效应晶体管的方法包括以下处理步骤。沟槽形成在半导体衬底中。半导体衬底在包括氢气的环境中退火。形成至少内衬在沟槽的侧壁上的电介质层。在退火和形成电介质层之间的时间期间，半导体衬底保持在惰性环境中以防止在形成电介质层之前沿沟槽的侧壁形成本征氧化物。

【技术实现步骤摘要】
【国外来华专利技术】用于改进栅极氧化层的完整性 的集成的氢退火和栅氧4匕相关申请的交叉参考本申请要求2007年2月15日提交的美国申请第11/675,596号 的优先冲又，其全部内容通过引用结合于此用于各种目的。
技术介绍
本专利技术大体涉及半导体功率场效应晶体管(FET)，以及更具体 地涉及用于形成包括集成氢退火和栅氧化的沟槽-栅FET和屏蔽才册 沟槽FET的方法和结才勾。图1中示出了传统沟槽-4册功率MOSFET 10的截面视图。 MOSFET 10包括n型衬底101，在其上生长n型外延层102。衬底 101包含MOSFET 10的漏极。P型体区108延伸到外延层102中。 沟槽113延伸穿过体区108并进入由体区108和衬底101 (通常称 作漂移区)界定的外延层102的部分中。栅电介质层131形成在每 个沟槽113的侧壁和底部上。源区110在沟槽131的侧面。重体区 137形成在相邻源区110之间的体区108中。冲册电极132 (例如， 由多晶石圭制成)填充沟槽131并实现MOSFET 10的栅4及。电介质 罩133覆盖沟槽113并且部分延伸到源区110上。顶侧金属层139 电4妄触源区110和重体区137。底侧金属层(未示出M妄触衬底101。为了增加晶体管封装密度，期望最小化沟槽宽度和台面结构宽 度(即，相邻沟槽之间的间距)。然而，这些尺寸都受到由制造设备、结构要求、偏移公差以及晶体管运行要求而施加的限制的限制。例如，沟槽MOSFET器件性能紧密地涉及栅氧化质量和可靠性。 随着器件尺寸持续缩小，栅氧化处理越加变得关^T建。因此，需要一种技术来在保持简单制造处理的同时改进沟槽 MOSFET的斥册氧化质量和完整性。
技术实现思路
一种形成沟槽栅才及场效应晶体管的方法包括以下处理步骤。沟 槽形成在半导体衬底中。半导体衬底在包括氢气的环境中退火。形 成至少内衬在沟槽的侧壁上的电介质层。在退火和形成电介质层之 间的时间期间，半导体衬底保持在惰性环境中以防止在形成电介质 层之前沿沟槽的侧壁和底部形成本4正氧4匕物。在一个实施例中，在形成电介质层的过程中，执行氧化处理， 乂人而沿沟^曹的侧壁和底部形成4册氧4匕层。在另一实施例中，在形成电介质层的过程中，执4亍氮化处理以 沿沟槽的侧壁形成氮化^圭层。在又一实施例中，在形成电介质层之后执4于以下步骤在每个 沟槽中形成栅电极；在半导体衬底中形成阱区；在阱区中形成源区； 以及在阱区中形成重体区。根据本专利技术的另 一实施例，形成屏蔽栅场效应晶体管的方法包 括以下处理步骤。在半导体衬底中形成沟槽。形成内衬在每个沟槽 的下侧壁和底部上的屏蔽电介质层。形成填充每个沟槽的底部的屏 蔽电极。半导体衬底在包括氢气的环境中被退火。形成至少内衬在 每个沟槽的上侧壁上的电介质层。在退火和形成电介质层之间的时间期间，半导体衬底保持在惰性环境中以防止在形成电介质层之前 沿每个沟槽的上侧壁形成本征氧化物。在每个沟槽的上部形成4册电 极。在一个实施例中，在形成电介质层的过程中，执行氧化处理， 从而沿沟槽的侧壁和底部形成4册氧化层。在另一实施例中，在半导体4于底中形成阱区。在阱区中形成源 区，以及在阱区中形成导电类型的重体区。根据本专利技术的又一实施例，用于处理半导体衬底的设备包括第一反应器，配置为容纳半导体衬底并对半导体衬底进行氢退火；第 二反应器，配置为容纳半导体衬底并在半导体衬底上形成电介质 层；以及传送室，连4妄到第一反应器和第二反应器。传送室被配置 为(a)利于将半导体衬底从第一反应器传送到第二反应器，以及 (b)具有惰性环境以防止在将半导体衬底从第一反应器传送到第 二反应器的期间将半导体衬底暴露于氧气。在另一实施例中，第二反应器还被配置为在大气压力中形成电 介质层。在另一实施例中，第二反应器^皮配置为扭J亍氧化处理。才艮据本专利技术的再一实施例， 一种用于在减压下执行氢退火以及 在大气压力下形成电介质层的设备包括反应器，用于批量处理多个 半导体晶圆，该反应器能够在减压的情况下保持密封状态。该设备 进一步包括真空系统，连接到反应器，用于使反应器保持在减压下， 以及加热系统，用于将反应器保持在大约80(TC至120(TC的温度范 围内。反应器被配置为接收(a)用于对多个半导体晶圓进行退火 的氢气，(b)用于净化反应器的惰性气体，以及(c)用于形成电介质层的氧气。在一个实施例中，反应器还^f皮配置为能够形成氮化 硅层。下面的具体描述和附图提供了对本专利技术的性质和优点的更好理解。附图说明图1示出了传统沟槽-栅MOSFET的横截面视图2A-2C是示出了^4居本专利技术的实施例的用于形成沟槽结构 的处理流程的简化横截面视图3A示出了根据本专利技术的实施例的用于处理半导体晶圆的设 备的简化示意图3B示出了根据本专利技术的另一实施例的用于处理半导体晶圓 的另 一设备的简化示意图4A-4F是示出了根据本专利技术的实施例的包括集成氢退火和 氧化物形成的用于制造沟槽-栅FET的处理流程的简化横截面视图； 以及图5A-5F是示出了才艮据本专利技术的另一实施例的包括集成氢退 火和氧化物形成的用于制造屏蔽栅沟槽-栅FET的处理流程的简化 才黄截面一见图。具体实施例方式根据本专利技术的实施例，提供了用于形成沟槽-栅FET单元结构 的方法。在一个实施例中，该方法包4舌集成氢退火和斥册氧4匕物生长处理。在退火处理和栅氧化处理之间防止晶圓暴露给氧气。才艮据该 实施例，氢退火和4册氧化可以在单个反应器中进行或在连接到传送室的多个独立反应器中进行。在诸如沟槽栅FET或屏蔽栅沟槽FET 中实现了改进的栅氧化质量。图2A-2C是示出了根据本专利技术的实施例的用于制造沟槽-栅 FET的处理流程的简化4黄截面—见图。下面描述的处理流程中的步-骤 <又是示例性的，并且应该理解本专利技术的范围不局限于该特定示例。 特别地，在不背离本专利技术的精神的前4是下，诸如温度、压力、层厚 度的处理条件能够被改变。如图2A中所示，该处理包括使用传统 :技术在半导体衬底210上形成外延层220。该处理包4^f吏用传统才支 术在外延层中形成沟槽230。形成沟槽的示例性处理可以包括形成 掩模层，图样化掩模层，各向异性地蚀刻硅以形成沟槽，以及去除 掩模层。如图2中所示，在形成沟槽之后，本征氧化物层240作为暴露 给环境氧气或湿气的结果形成在台面结构表面和沟槽的侧壁和底 部上，并且可以包4舌存在于环境空气中的污染物。本4正氧化物可能 降低硅表面上(尤其是将形成薄栅氧化物的位置上)的栅氧化物质 量。根据本专利技术的实施例，提供了一种方法来去除本征氧化物，保 持硅在可控环境内而不暴露给氧气或周围湿气，以及执行栅氧化处 理。参考图2B，使用氢气在700。C至1100。C温度范围内、大约100 毫托至250托的压力下执行退火处理。使用氢气减少了形成在沟槽 壁上的本征氧化物层的氧气。氧气减少处理具有去除本征氧化物并 绑紧限定沟槽壁的硅表面上的悬空键的效果，从而悬空键成为氢封 端的。该种情况是所期待的，因为其与在本征氧化物上生长栅氧化 物相比，允许更好质量的栅氧化物生长。退火步骤不4又具有减少本征氧化物层的氧化的作用，其还4吏得沟槽230的上下角落250成为 有利的圓形的，如图2B所示。才艮据实施例，在退火处理中可以4吏用其他温本文档来自技高网...

【技术保护点】
一种用于形成沟槽栅场效应晶体管的方法，包括：　在半导体衬底中形成沟槽；　在包括氢气的环境中对所述半导体衬底进行退火；　形成至少内衬于所述沟槽侧壁的电介质层；以及　在所述退火和形成所述电介质层之间的时间期间，将所述半导 体衬底保持在惰性环境中以防止在形成所述电介质层之前沿所述沟槽的侧壁形成本征氧化物。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：德布拉苏珊伍斯利，乔尔勒夏普，托尼莱恩奥尔森，戈登K马德森，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US[美国]