一种双端口静态随机存取存储器单元制造技术

本发明专利技术公开了一种双端口静态随机存取存储器单元，包括：一写入电路，具有两个作为传输门的ＰＭＯＳ晶体管，根据字线的控制信号，将来自位线的输入数据信号写入；一数据存储电路，包括四个晶体管，由两个反相器构成锁存电路，用于通过所述写入电路存储来自外部的输入数据信号；一读取电路，包括两个ＮＭＯＳ晶体管，用于根据读选择控制信号，读取所述数据存储电路存储的输入数据信号。本发明专利技术提供的这种双端口静态随机存取存储器单元，读操作和写操作的位置分开，因此能够互不干扰地同时读写数据，同时又能在高速状态下工作。

【技术实现步骤摘要】

本专利技术涉及半导体存储器
，尤其涉及一种双端口静态随机存取存储器(SRAM)单元，而更具体的说，涉及八晶体管双端口 SRAM单 元。些旦妖士 冃豕坟不通常，SRAM的数据存储不像动态随机存取存储器(DRAM)那样需 要额外的刷新，这是因为SRAM采用闭锁型单元。 一般由六个晶体管构成 的单端口 SRAM用作一个单元电路。图1是六个晶体管单端口 SRAM单元的电路图，图2图示了现有的双 端口静态存储器单元。参照图l，六管单端口 SRAM单元包括两个写入晶体管N03和N04， N03连接于位线(BL)和存储节点na， N04连接于补充位线(BLB)和 存储节点nb，晶体管N03和N04的开关状态取决于字线(WL)上的控制 信号；四个存储晶体管POl， P02， NOl， N02，用于配置存储节点na和 nb之间的反向闭锁。位线(BL)和补充位线(BLB)是数据的输入输出 路径，字线(WL)是承载控制信号的路径。在位线(BL)和补充位线(BLB)之间的信号电平之间存在互补的关 系，也就是说，如果其中一者为逻辑高(H)电平状态，那么另一者通常 为逻辑低(L)电平状态。然而，为了本文档来自技高网...

【技术保护点】
一种双端口静态随机存取存储器单元，其特征在于，包括：　　　　一写入电路，具有两个作为传输门的ＰＭＯＳ晶体管，根据字线的控制信号，将来自位线的输入数据信号写入；　　　　一数据存储电路，包括四个晶体管，由两个反相器构成锁存电路，用于通过所述写入电路存储来自外部的输入数据信号；　　　　一读取电路，包括两个ＮＭＯＳ晶体管，用于根据读选择控制信号，读取所述数据存储电路存储的输入数据信号。

【技术特征摘要】
1、一种双端口静态随机存取存储器单元，其特征在于，包括一写入电路，具有两个作为传输门的PMOS晶体管，根据字线的控制信号，将来自位线的输入数据信号写入；一数据存储电路，包括四个晶体管，由两个反相器构成锁存电路，用于通过所述写入电路存储来自外部的输入数据信号；一读取电路，包括两个NMOS晶体管，用于根据读选择控制信号，读取所述数据存储电路存储的输入数据信号。2、 根据权利要求1所述的双端口静态随机存取存储器单元，其特征 在于，所述写入电路包括第一PMOS管(P3)，其栅极与字线WL相连接， 一个端口与位线BL 连接，另一个端口和所述数据存储电路的晶体管相连接；第二PMOS管(P4)，其栅极与字线WL相连接， 一个端口与补充位 线BLB连接，另一个端口和所述数据存储电路的晶体管相连接。3、 根据权利要求1所述的双端口静态随机存取存储器单元，其特征 ...

【专利技术属性】
技术研发人员：高雷声，周玉梅，蒋见花，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]