支承基板、支承基板的制造方法及半导体存储装置的制造方法制造方法及图纸

技术编号:42586499 阅读:18 留言:0更新日期:2024-09-03 18:03
实施方式提供能够抑制基板的损耗的支承基板、支承基板的制造方法及半导体存储装置的制造方法。实施方式的支承基板具备:基板,具有导电性;第1绝缘层,配置在基板上;第1层,具有导电性,且配置在第1绝缘层上;第2绝缘层,配置在第1层上;第2层,具有导电性,配置在第2绝缘层上;多个第1插塞,贯通第1绝缘层,将基板与第1层连接;以及多个第2插塞,贯通第2绝缘层,将第1层与第2层连接。

【技术实现步骤摘要】

本专利技术的实施方式涉及支承基板、支承基板的制造方法及半导体存储装置的制造方法


技术介绍

1、半导体存储装置等有时通过将形成有多个存储器柱的支承基板与形成有周边电路的半导体基板贴合而构成。在与半导体基板贴合后,支承基板被剥离并进行再利用。通过对支承基板反复进行再利用,能够削减半导体存储装置等的制造成本。

2、但是,支承基板在剥离时发生损耗。另外,例如为了抑制在使用等离子体蚀刻等形成存储器柱时形成电弧,有时在支承基板上形成与存储器柱导通的插塞。由于形成插塞,剥离时的支承基板的损耗进一步加速。


技术实现思路

1、本专利技术所要解决的课题在于,提供能够抑制基板的损耗的支承基板、支承基板的制造方法及半导体存储装置的制造方法。

2、实施方式的支承基板具备:基板,具有导电性;第1绝缘层,配置在所述基板上;第1层,具有导电性,且配置在所述第1绝缘层上;第2绝缘层,配置在所述第1层上;第2层,具有导电性,且配置在所述第2绝缘层上;多个第1插塞,贯通所述第1绝缘层,将所述基板与所述第1层连接;以及多个本文档来自技高网...

【技术保护点】

1.一种支承基板,其中,具备:

2.如权利要求1所述的支承基板,其中,

3.如权利要求2所述的支承基板,其中,

4.如权利要求1所述的支承基板,其中,

5.如权利要求4所述的支承基板,其中,

6.如权利要求4所述的支承基板,其中,

7.如权利要求4所述的支承基板,其中,还具备:

8.一种支承基板,其中,具备:

9.如权利要求8所述的支承基板,其中,

10.如权利要求8所述的支承基板,其中,

11.一种支承基板的制造方法,其中,

12.如权利要求11所述的支承...

【技术特征摘要】

1.一种支承基板,其中,具备:

2.如权利要求1所述的支承基板,其中,

3.如权利要求2所述的支承基板,其中,

4.如权利要求1所述的支承基板,其中,

5.如权利要求4所述的支承基板,其中,

6.如权利要求4所述的支承基板,其中,

7.如权利要求4所述的支承基板,其中,还具备:

8.一种支承基板,其中,具备:

9.如权利要求8所述的支承基板,其中,

10.如权利要求8所述的支承基板,其中,

11.一种支承基板的制造方法,其中,

12.如权利要求...

【专利技术属性】
技术研发人员:田上政由
申请(专利权)人:铠侠股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1