用于测试电路导通性的装置和方法制造方法及图纸

本发明专利技术公开了用于测试电路导通性的装置和方法。根据一实施例的插件用于在利用电容性传感探头对通过电路组件的插座的电通路的导通性进行测试时，插入到电容性传感探头和插座之间以辅助电容性传感探头和插座的电触点之间的电容性耦合，插座的电触点包括第一组插座电触点和第二组插座电触点。插件包括插件印刷电路板和转接板。插件印刷电路板具有第一组插件电触点和第二组插件电触点，它们在插件与插座配合时分别与第一组插座电触点和第二组插座电触点电连接。插件印刷电路板用于在第一组插座电触点和第二组插座电触点间形成电容性耦合。转接板由金属制成并位于插件印刷电路板与电容性传感探头之间，用于辅助插件与电容性传感探头间的电容性耦合。

【技术实现步骤摘要】

本专利技术一般涉及电路组件测试，更具体而言，涉及用于测试电路导通 性的装置和方法。
技术介绍
集成电路组件在现代电子器件中无处不在，并且工业部门的一大部分 致力于这种器件的设计和制造。随着电子器件被不断地改进并且变得愈加 复杂，消费者对这些产品的质量水平的期望也越来越高。因此，制造商正 在不断地找寻新且改良的测试技术，以在集成电路、印刷电路板以及集成 电路组件的制造之后和出货之前对这些器件的质量进行测试。虽然测试需 要检查产品的许多方面，例如功能型测试和老化测试，但是在制造之后最 重要的测试之一是基本导通性测试，即确保在器件的元件之间应该被连接 的所有连接(例如到印刷电路板的集成电路管脚、到管脚的集成电路引 线、印刷电路版节点之间的迹线连接)都是完好的测试。在导通性测试期间经常暴露的常见缺陷是通常所说的"开路"和"短 路"缺陷。在开路缺陷下，电路中的应该存在电导通的两点之间缺少了电 连接。开路缺陷通常是制造工艺中的问题造成的，例如由于焊膏的不均匀 应用造成的缺失焊料、润湿工艺中的颗粒的无意引入等等。因此，在集成 电路组件的导通测试期间，对连接缺陷例如开路的焊点进行诊断。开路缺陷的检测经常使用公知的电容性引线框感测技术来执行。例如，美国专利5,557,209、 5,420,500和5,498,964描述了用于对集成电路信 号管脚与安装衬底(通常为印刷电路板)之间的开路进行检测的技术。图 1A示出了用于集成电路上的开路信号管脚的电容性引线框测试的基本设 置，图1B示出了其等效电路模型。如图所示，集成电路(IC)管芯18被封装在IC封装12中。封装12包括支撑多个管脚10a、 10b的引线框14。 IC管芯18的焊盘经由键合线 16a、 16b在引线框14处连接到封装管脚10a、 10b。管脚10a、 10b应该例 如通过悍点来导电性地附接到印刷电路板(PCB) 6的焊盘8a、 8b。图1A 所示的测试设置确定封装管脚是否在焊点处正确地连接到PCB 6。测试设 置包括交流(AC)电源2，其通过测试探头4a将AC信号施加到连接到 PCB 6上的焊盘8a的节点，被测管脚10a应该电连接到焊盘8a。在典型的 测试环境下，AC信号通常是0.2伏、8192Hz。包括导电性传感板22和放 大缓冲器24的电容性传感探头20被放置在集成电路封装12之上。电容性 传感探头20连接到电流测量器件26，例如电流表。集成电路12的另一个 管脚10b经由接地的探头4b连接到电路地。当执行测试时，被施加到焊盘8a的AC信号出现在集成电路封装12 的管脚10a上。通过电容性耦合，具体而言，通过在引线框14和传感板 22之间形成的电容&_，电流/,传递到传感板22然后通过放大缓冲器24 传递到电流测量器件26。如果测得的电流/,落在预定的限度之间，那么管 脚10a正确地连接到了焊盘8a。如果管脚10a未连接到焊盘8a，那么在焊 盘8a和管脚10a之间形成电容C。，，由此改变了电流测量器件26所测得 的电流/,使其落在预定的限度之外，从而指示出在管脚连接处存在开路缺 陷。在在线测试(ICT)期间，基于电容的非向量测试是用于捕捉印刷电 路组件(PCA)上的可达(accessible)信号节点的开路和短路缺陷的简单 且有效方法。但是已经证明，利用传统的在线测试技术对固定或不可达 (inaccessible)管脚的开路和短路缺陷进行检测是有问题的。固定管脚通 常是电源或地节点，并且通常由于PCA上的大电容而不能直接利用非向量 测试信号源来激励，所述大电容几乎在任何测试频率下对于正弦信号而言 都如同短路。另外，即使管脚可以被激励，在通常连在一起的大量固定管 脚中，也无法检测单个缺陷管脚，即无法实现诊断可分性。美国专利申请10/703,944和10/836,862共同地描述了一种用于对连接 器和插座上的固定管脚的开路进行测试的方法。该概念被Agilent的随后 专利申请扩展为不仅包括固定开路管脚，还包括不可达的管路或开路管脚。这些专利申请中出现的概念提供了用于检测所提供的许多连接器和插 座的缺陷的必要理论框架。被测器件的固有结构在可以利用AC测试频率 来激励的可达信号管脚和希望内部地对其进行测试的固定管脚之间包括足 够的耦合电容。但是，并不是所有的器件都包含允许利用非向量测试来进行内部测试 所必需的耦合电容。因此，在专利技术名称为"实现用于测试印刷电路板的可测性插头的方法和装置"中国专利申请200610099466.7中，描述了插件 (或者插头)的概念，插件可以用于在之前不存在电容性耦合的管脚之间 建立电容性耦合。在原理上，因为电容是通过PCB迹线的布线构造出来 的，所以该专利申请中所出现的思想似乎足够简单从而能够实现。但是， 实际实现由于下面所列出的几个原因而证明是非常困难的。1) 诸如插座之类的器件可能包含超过1000个的具有小间距(管脚之 间的间隔)的管脚，因为在不显著增加成本或者层数的情况下，在通孔和 焊盘之间可能仅存在布置一条迹线的空间，所以小间距使布线变得复杂。2) 器件上的大量管脚可能是固定或不可达管脚。实际上不可达管脚 的数目可能大于可以被激励的可达信号管脚的数目。因此，每个信号管脚 可能需要具有与一个或多个固定或不可达管脚的耦合，这导致需要在己经 空间受限的插件PCB上进行更多的布线。3) 固定或不可达管脚在整个器件上的分布可能是不均匀的，导致难 以将它们电容性地耦合到邻近信号管脚。4) 在诸如典型的CPU插座之类的目标器件中的管脚的较高数目对于 有效设计而言是一种阻碍。希望有一种结构化且可预测的迹线布线方法以 便可以使设计自动化并且以节约成本的方式完成。5) 插座盖子有时会妨碍插件的顶部与非向量测试传感板之间的顶侧 电容性耦合。
技术实现思路
本专利技术提供了对上述问题的解决方案。在一个技术方案中，提供了一种插件，用于在利用电容性传感探头对通过电路组件的插座的电通路的导通性进行测试时，插入到电容性传感探 头和插座之间以辅助电容性传感探头和插座的电触点之间的电容性耦合， 插座的电触点包括第一组插座电触点和第二组插座电触点，所述插件包 括插件印刷电路板，该插件印刷电路板具有第一组插件电触点和第二组 插件电触点，当插件与插座配合时，第一组插件电触点与第一组插座电触 点电连接，并且第二组插件电触点与第二组插座电触点电连接，所述插件 印刷电路板用于在第一组插座电触点和第二组插座电触点间形成电容性耦 合；以及转接板，该转接板由金属制成并位于插件印刷电路板与电容性传 感探头之间，用于辅助插件与电容性传感探头间的电容性耦合。附图说明通过结合附图参考以下详细描述，将会更清楚地认识和更好地理解本 专利技术及其众多优点，其中图1A是用于诊断集成电路上的开路信号管脚的现有技术电容性引线框测试技术的示意框图1B是图1A的测试设置的等效电路模型的示意图2示出了插座的示例管脚图3示出了其中插入插件方案的示例插座；图4A至图4F示出了用于6层插件PCB设计的布图方法的示例；以及图5是根据本专利技术一实施例的对通过电路组件插座的电通路的导通性 进行测试的方法的流程图。具体实施例方式这里所使用的术语"节点"指的是电器件中形成电器件的等效示意图 中的单个电掣位(ele本文档来自技高网...

【技术保护点】
一种插件，用于在利用电容性传感探头对通过电路组件的插座的电通路的导通性进行测试时，插入到所述电容性传感探头和所述插座之间以辅助所述电容性传感探头和所述插座的电触点之间的电容性耦合，所述插座的电触点包括第一组插座电触点和第二组插座电触点，所述插件包括：　插件印刷电路板，其具有第一组插件电触点和第二组插件电触点，当所述插件与所述插座配合时，所述第一组插件电触点与所述第一组插座电触点电连接，并且所述第二组插件电触点与所述第二组插座电触点电连接，所述插件印刷电路板用于在所述第一 组插座电触点和所述第二组插座电触点间形成电容性耦合；以及　转接板，其由金属制成并位于所述插件印刷电路板与所述电容性传感探头之间，用于辅助所述插件与所述电容性传感探头间的电容性耦合。

【技术特征摘要】

【专利技术属性】
技术研发人员：克里斯R雅各布森，迈伦J施奈德，埃里克D利德菲尔德，斯蒂夫赫德，
申请(专利权)人：安捷伦科技有限公司，
类型：发明
国别省市：US[美国]