电路开路检测系统及其方法技术方案

本发明专利技术披露一种用来判断电子元件的接脚是否适切地耦接到电路装置的检测系统与方法。该检测系统包括测试信号源、信号感应单元、信号处理器以及分析单元。该信号处理器是被配置以过滤且过取样侦测出的感应信号，该感应信号是对应于通过该电子元件而输入的测试信号。另外，该分析单元将视该感应信号是否为错误信号而控制该测试信号的频率与振幅的改变。

【技术实现步骤摘要】
专利
本专利技术涉及一种检测系统及其方法，并且尤其涉及一种检测 电子元件的接脚与电路装配间是否有发生空焊的检测系统及其 方法。技术背景在组装电路板(Print Circuit Board Assembly, PCBA)白勺湖B式中，在生产线前端测试时，相当重要的一个步骤即为检查印刷电 路板(Print Circuit Boards)上的每一颗集成电路(Integrated Circuits, ICs)或连接器(Connectors)等电子元件，是否稳固 并正确地连接至印刷电路板上，这样的测试可减少后端功能测试(Functional Test)时所发生的不良，并有效检测出前端的制程 缺陷(Manufacture Defects)。一般线上测试机(In-Circuit Tester, ICT)采用所谓的制程缺陷分析仪(Manufacture Defect Analyzer, MDA)以自动并快速地找出分布在印刷电路板上的电子元件因 前端制程造成的元件损毁、元件短路、元件空焊、元件错件等制 程错误，但此制程缺陷分析仪只针对类比元件的测试方式占有优 势，对于数字电路的测试，如客户端自订的ASIC等，则需复杂 的测试档案，才能达成较完整的检测。对于集成电路或连接器与印刷电路板间连接的测试，电容耦 合检测法(Capacitive Coupling Test)则为一个相当便利、可靠、 非向量(Vector-less)模式且非破坏性接触的测试法。此检测方法 利用集成电路的连接导线(Lead frame)与外加感应电极片(Sensor Plate)间所形成的等效感应电容，使集成电路的连接导 线与外加感应电极片间存在微弱的连接关系，耦合后信号的大小 则供我们判断该电子元件的连接状况。施加交流小信号至集成电路的测试接脚，若集成电路或连接器与印刷电路板间的连接正 常，则此交流小信号会经由此介面产生的感应电容耦合至感应电 极片，而得到参考电位A，反之若集成电路与印刷电路板间的连 接异常，则此介面的感应电容值降低，信号不易耦合至感应电极 片，此时也可得参考电位B。藉由此交流小信号的量大小变化即 可判断集成电路是否正常连接至印刷电路板，而此技术由美商安捷伦(Agilent Technologies)于1993年提出专利(专利号 US5254953)，并广泛应用于代工厂的生产线中。但随着半导体 与集成电路制程的进步，集成电路的封装朝高密度、小体积的趋 势演进，这样的结果造成集成电路的连接导线大幅缩小，这个现 象尤其在锡球闸阵列封装(Ball Grid Array, BGA)或一些先进 制程封装中特别明显。连接器方面，新型连接器如PCI-E、 DDR2/3、 CPU Socket等连接器的导线皆内縮许多，而导线的几 何形状改变或縮小将造成感应电极片与连接导线间的感应电容 大幅缩小，信号不易耦合至感应电极片上，以致后方信号处理不 易，进而造成检测信号的信号噪声比(Signal to Noise Ratio, S/N Ratio)陡降，提高误判率及降低集成电路或连接器与印刷电路 板连接的可测度。公知技术所提出的电容耦合检测专利其测试的临界值约在 20汗左右(1伊=10_15 Farad)，低于此值的感应电容值则无法检测 判断，通常一个标准的锡球闸阵列封装大约有30 40%的接脚 低于这个测试值。故知此公知技术所提出的信号处理方式已不足 以涵盖产线中大量使用锡球闸阵列封装的情形，尤其在高密度接 脚的集成电路中，感应电容值下降的情形更为明显，故有必要提 出新的信号处理方式，解决在检测中发生测试涵盖率偏低的问 题。另如美国专利号US5486753、 US539199所提出的同时且多 通道的检测方式，也是使用电容耦合的方式，但架构复杂，难以 实现于具有低成本要求的线上测试机。另外在台湾专利号TW540709提出的电场检测装置中，其架构复杂，且检测用的探针与治具与主流市场不合，成本相对提高。因此，有需要改善上述公知技术所具有的缺点，以期能在提 高检测率的同时且亦能降低成本。
技术实现思路
本专利技术提供 一 种检测系统及其检测方法，以有效检测出例如 电子元件的接脚是否确切地连接于电路装配。本专利技术的检测系统包括信号源、信号感应单元、信号处理单 元、以及分析单元。其中该信号源输出测试信号至该电子元件的 待测试点，该信号感应单元检测对应该测试信号的感应信号。信 号处理单元设有类比信号放大器及滤波器，以处理感应信号并滤 除其中的噪声。信号处理单元亦设有过度取样装置，用以将感应 信号进行过度取样数字化，以便分析单元的后续分析处理。为确 保感应信号为非错误信号，该分析单元将对该数字化感应信号进 行分析，判断其是否符合参考值或参考值范围。如感应信号因信 号噪声比低及/或信号耦合不足而造成错误信号时，分析单元将 透过控制器调高测试信号的频率及振幅，以使感应信号调为正确 信号。正确感应信号经数字化后，转为频谱数据，以便分析单元 进行分析处理，进而判断接脚电连接是否正确。本专利技术的检测装置与检测方法可藉由提高测试的频率或振 幅，再配合感应信号的特定过滤处理及过度取样率而增加信号噪 声比，使电子元件的电连接判断更正确，降低误判情况发生。附图说明图1示出了根据本专利技术一个实施例的检测系统的示意图。 图2示出了根据本专利技术一个实施例的检测方法的流程图。 图3a及图3b示出了根据本专利技术一个实施例进行频谱分析比 对的示意图。具体实施方式以下将描述本专利技术的检测系统及方法的实施例。需了解的是 本案所述的实施例并非用以限定本专利技术范围，亦即本专利技术可应用 其它特征、元件、方法，以及实施例而加以实施。本专利技术的检测 系统与检测方法可利用但不限定于电容耦合的方式检测电子装 置是否有电路开路的情形，以判断其电连接是否正确。图1示出了根据本专利技术一个实施例的检测系统的示意图。元件编号100是指检测系统，其适于检测以印刷电路板126及集成 电路129所构成的电子装置。检测系统100包括测试信号源110、 通道选择装置120、信号感应单元130、信号处理单元140、电 脑160、及控制器170。测试信号源110包括信号源控制器112、可编程式频率调整 器114、可编程式振幅调整器116及集总器118。信号源控制器 112经由控制频率调整器114与振幅调整器116，再利用集总器 118使测试信号源110输出的测试信号Si具可调整式频率及振 幅。通道选择装置120例如为可驱动矩阵开关，系接收测试信号 Si，其输出端124则连接至印刷电路板126上的测试点，其为对 应集成电路129的接脚128。通道选择装置120用以选定待测试 接脚128，并将集成电路129中除待测接脚外的其余接脚连接至 系统接地122。信号感应单元130包括感应片134及多工卡132。感应片134 组装于对应的各集成电路129上，并连接至多工卡132的输入。 随测试信号Si经通道选择装置120输入至测试点时，集成电路 129的测试接脚128将与感应片134产生微小电容耦合出的类比 式交流感应信号(Stl、 Stl')，其经多工卡132输入至信号处理单 元140。集成电路129的待测接脚是藉由控制器170所发出选择 信号Sc2至通道选择装置120本文档来自技高网...

【技术保护点】
一种检测方法，用以判断电子元件的接脚与电路装配的接点间是否发生空焊，该方法包括：输出测试信号并使其经过电子元件的接脚；检测以电容耦合产生的感应信号，其为反映该接脚电连接的参数；使该感应信号进行信号处理的程序，其包括过度取样该感应信号，以获得数字化感应信号；以及基于该数字化感应信号，判断该接脚的电连接是否正确。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈建维，陈家铭，
申请(专利权)人：德律科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]