本发明专利技术提供一种嵌入式双核互补微处理器的组成与结构方法。该双核互补微处理器由两个不同原理、不同结构和不同功能的自适应任意Ｒ进制数据处理核（内核Ｉ）和二进制数据处理核（内核ＩＩ）、定时器／计数器Ｉ、定时器／计数器ＩＩ，以及两核公共的程序计数器（ＰＣ）、指令分配器（ＩＲ）、通用寄存器组、数据交换寄存器组、脉冲源／分频／启停电路、Ｃａｃｈｅ／ＥＰＲＯＭ、地址总线（ＡＢ）、数据总线（ＤＢ）、控制总线（ＣＢ）等功能部件构成。该双核互补微处理器可实现功能互补，不仅直接可处理二进制数据和二值逻辑，特别是可直接处理任意Ｒ进制数据和任意Ｒ值逻辑，而且还可直接处理任意模拟信号。有关研究２００６年获得湖南省教育厅科研立项（０６Ａ００３）。
【技术实现步骤摘要】
本专利技术涉及一种嵌入式双核互补微处理器的组成与结构，更特别是涉及两个不同原理、不同结构、不同功能的自适应处理核(内核I)和二进制处理核(内核II)的指令识 别、执行指令的分配以及数据交换的方法。
技术介绍
现在的一般双核微处理器都是采用原理相同、结构相同、功能相同的二进制运算 核构成，主要是为了提高其工作速度。且无论是双核微处理器，还是更多核微处理器，都是 采用二进制运算核的同构型微处理器，均只能直接处理二进制数据。而外部输入的却多为 非二值码信号，如十进制数据信号和模拟信号等。非二值码信号需要转换为二值码信号后 才能由处理器进行处理，经处理器处理后的二值码信号又要转换为符合外部需要的信号输 出。这样，信号反复转换需要时间，不仅降低了计算机的工作效率，且有些应用问题使用二 值逻辑是不容易解决的。虽然二值逻辑所描述的是一种是非分明的思维活动。但人类在现 实世界中的思维活动更多的是要在不确定性模糊信息的环境中做出合理的判断，二值逻辑 难以描述和处理现实世界中许多模糊性的对象。为了使计算机能更好地地模仿人类的思维 规律进行工作，就必须对计算机理论和结构进行根本改进，模糊逻辑则运用而生。可以说二 值逻辑是事物的抽象表达，而模糊逻辑则是事物的直观描述。 人们通常将微型计算机称为电脑。但它的功能与人脑的思维还是相差甚远。人脑 分为左脑和右脑，它们主管的功能有区别。左脑的功能是抽象概括思维，而右脑的功能则是 感性直观思维。 一般说来，现在的电脑只是延伸了人脑的某些抽象概括思维的功能，也就是 说现在的计算机只能起到延伸左脑部分功能的作用，而不能直接延伸右脑的部分功能。若 要使用现在的计算机来延伸右脑的部分功能，就会感到有些不方便，甚至比较困难或无法 实现。就是现有的多核处理器，也只是为了加快二进制数据的处理速度，并未解决可直接处 理感性直观性的问题。所以现在的一般计算机还不能直接处理任意格式信息。 如果在一个处理器内包含两个不同原理、不同结构、不同功能的运算核，一个起延 伸右脑部分功能的作用；另一个起延伸左脑部分功能的作用。这样就可以实现功能互补， 处理器既可发挥左脑的功能，又可发挥右脑的功能。两者协调发挥作用，其功能会更全面， 性能更优越。由上述可知，二值处理器可延伸左脑的部分功能，而自适应模糊处理器则可延 伸右脑的部分功能。若将这两者有机结合在一起，处理器既可直接处理二进制数据，又可直 接处理任意进制数据和直接处理模拟信号。但遗憾的是现在所有的多核微处理器中还没有 一种将这两者结合在一起的多核互补微处理器。究其原因是过去没有自适应模糊处理器技 术。 不过可喜的是(200910227187.8)已提供了一种嵌入式自适应模糊微处理器的组 成与结构方法。该微处理器既可直接对任意R进制数值进行加法运算和减法运算，又可直 接对任意R值逻辑进行取大运算、取大非运算、取小运算、取小非运算、阈运算、阈非运算、A 非运算、B非运算等多值逻辑运算，还可直接对任意模拟信号进行加减运算和逻辑运算。有了嵌入式自适应模糊微处理器作为基础，就可极大促进嵌入式双核互补微处理器的研究及 多核互补微处理器的研究。
技术实现思路
本专利技术主要目的是为了提供一种嵌入式双核互补微处理器的组成与结构的方法。 将两个不同原理、不同机制、不同结构和不同功能的自适应处理核和二进制处理核有机结 合在一个处理器之中。不仅可以提高工作速度，更重要的是可以增加许多新的功能，实现功 能互补。而一般二进制同构双核处理器只能提高其工作速度，并未增加新的功能。嵌入式双核互补微处理器不仅可处理二进制数据和二值逻辑，特别是可直接处理任意R进制数据 和任意R值逻辑，而且还可直接处理任意模拟信号。 本专利技术提供了嵌入式双核互补微处理器中的指令分配寄存器IR。双内核的工作任务调度由指令分配寄存器IR根据指令识别码，给自适应任意处理核和二进制处理核两个 内核分配执行指令的任务。当IR中存放的指令操作码的最高位为17 = 0时，就将其指令 送入内核I的指令寄存器IR I中；当IR中存放的指令操作码的最高位为17 = 1时，则将 其指令送入内核II的指令寄存器IR II中。指令识别码的位数视内核数量而定。 本专利技术提供了嵌入式双核互补微处理器两个内核之间的信息交换采用数据交换 寄存器的方法。两个内核通过数据交换寄存器Rdl、Rd2就可实现相互之间的数据交换。内 核II通过Rdl将数据送到内核I的D/A转换器，内核I的A/D输出则通过Rd2将数据送到 内核II。 本专利技术提供了模糊逻辑D型触发器和TD型触发器，以及用来构成D型触发器和TD 型触发器所需要的模糊逻辑取大电路、模糊逻辑取小非门电路、模糊逻辑取小非门电路和 模糊逻辑正循环门等电路。 本专利技术的其他益处和更深远的目的，对于该领域的专业技术人员来说也是显而易 见的。附图说明为了更好地理解本专利技术，提供了本申请的嵌入式双核互补微处理器的结构框图、自适应处理核(内核I)的逻辑结构图和二进制处理核(内核II)的逻辑结构图及它们所包含的各逻辑门的电路原理图，并在具体实施方式中进行了详细的介绍。在附图中 图1示出根据本专利技术的嵌入式双核互补微处理器结构框图。 图2示出根据本专利技术的自适应处理核I(内核I)逻辑结构图。 图3示出根据本专利技术的二进制数据处理核(内核II)逻辑结构图。 图4示出根据本专利技术的模糊逻辑触发器逻辑图。 图5示出根据本专利技术的模糊逻辑取大门电路原理图。 图6示出根据本专利技术的模糊逻辑取小非门电路原理图。 图7示出根据本专利技术的适应任意值模糊逻辑正循环门电路原理图。具体实施方式 图l是本专利技术提供的嵌入式双核互补微处理器结构框图。它由两个不同原理、不6同结构和不同功能的自适应任意进制算术逻辑运算器ALU-I、控制器1、定时器/计数器I、 模糊触发器FF及控制门组成的自适应处理核(内核I)和二进制算术逻辑运算器ALU-II、 控制器II，定时器/计数器II，控制门与通用寄存器组成的二进制处理核(内核II)，以及 双核公共的程序计数器(PC)、指令分配器(IR)、数据交换寄存器(Rdl Rd2)、脉冲源/启 停/分频电路、地址总线(AB)、数据总线(DB)、控制总线(CB)、Cache/EPROM等功能部件构 成。 上述各功能部件除了内核I中的ALU-1及模糊触发器FF1 FF3和控制门⑤ 控 制门⑩均由模糊逻辑电路构成以外，其余各功能部件全由二值逻辑电路组成。如控制器I、 定时器/计数器I、 ALU-II、控制器11、定时器/计数器n、除控制门⑤ 控制门⑩以外的 其余控制门，以及双核公共的程序计数器(PC)、指令分配器(IR)、数据交换寄存器(Rdl Rd2)、脉冲源/启停/分频电路、地址总线(AB)、数据总线(DB)、控制总线(CB)、 Cache/ EPROM等功能部件全由二值逻辑电路组成。这些功能部件可以采用常用的CMOS 二值逻辑电 路构成。内核I中的ALU-1采用(200910227187. 8)提供的自适应任意进制算术逻辑运算 器。模糊触发器FF1 FF3和控制门⑤ 控制门⑩等功能部件可采用本专利技术提供的双极型 模糊逻辑电路构成，也可以采用(200910227187.8)提供的M0S型模糊逻辑电路构成。控制 器I和控制器II两者均可本文档来自技高网...
【技术保护点】
一种嵌入式双核互补微处理器，其特征包括： 该嵌入式双核互补微处理器的结构。它由两个不同原理、不同结构、不同机制、不同功能的自适应任意Ｒ进制数据处理核（内核Ⅰ）和二进制数据处理核（内核Ⅱ），定时器／计数器Ⅰ、定时器／计数器Ⅱ，以及两核公共的程序计数器（ＰＣ）、指令分配器（ⅠＲ）、通用寄存器组、数据交换寄存器组、脉冲源／启停／分频电路、Ｃａｃｈｅ／ＥＰＲＯＭ、地址总线（ＡＢ）、数据总线（ＤＢ）、控制总线（ＣＢ）等功能部件组成。 该嵌入式双核互补微处理器的指令分配器（ⅠＲ）。它负责向内核Ⅰ和内核Ⅱ分配要执行的指令。指令系统的全部指令均采用单字节指令，即：Ⅰ↓［７］Ⅰ↓［６］Ⅰ↓［５］Ⅰ↓［４］Ⅰ↓［３］Ⅰ↓［２］Ⅰ↓［１］Ⅰ↓［０］。并确定其中一位或多位作为指令识别码。指令识别码的位数视内核数量而定。如确定每条指令码的Ⅰ↓［７］位为指令识别码，当Ⅰ↓［７］＝０时，表示该指令为内核Ⅰ的指令；当Ⅰ↓［７］＝１时，表示该指令为内核Ⅱ的指令。指令分配器（ⅠＲ）根据指令识别码（Ⅰ↓［７］）的状态将要执行的指令分配给内核Ⅰ或内核Ⅱ。指令通过输入控制门④送入指令分配器（ⅠＲ）中。指令分配器（ⅠＲ）的输出分两路，一路通过控制门①与内核Ⅰ中的ⅠＲ１相连接，另一路通过控制门②与内核Ⅱ中的ⅠＲ２相连接，这两个控制门均由指令识别码控制，不同的是指令分配器（ⅠＲ）与内核Ⅰ中ⅠＲ１之间的控制门由指令识别码的反码控制，而指令分配器（ⅠＲ）与内核Ⅱ中的ⅠＲ２之间的控制门则由指令识别码的原码控制。该嵌入式双核互补微处理器的数据交换寄存器（如Ｒｄ１、Ｒｄ２），均为８位二值寄存器。内核Ⅱ将要传送给内核Ⅰ的数据分时输入Ｒｄ１寄存器中，Ｒｄ１的输出连接内核Ⅰ中的Ｄ／Ａ输入端。内核Ⅰ将传送给内核Ⅱ的数据需先经Ａ／Ｄ转换后再输入Ｒｄ２寄存器中，由Ｒｄ２送至内核Ⅱ。内核Ⅰ和内核Ⅱ通过这两个专用寄存器进行数据交换。若内核数量增多，数据交换寄存器的数量也随之增多。...
【技术特征摘要】
【专利技术属性】
技术研发人员：陈书开，陈罡，
申请(专利权)人：长沙理工大学，
类型：发明
国别省市：43[中国|湖南]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。