一种嵌入式微处理器的读写方法及系统技术方案

本发明专利技术提供了一种嵌入式微处理器的读写方法及系统，该嵌入式微处理器的读写系统中嵌入式微处理器通用收发接口的全部或部分，与所述EPLD的输入/输出管脚连接，所述与嵌入式微处理器进行读写操作的其他器件的输入/输出管脚与EPLD的输入/输出管脚连接，嵌入式微处理器与所述EPLD连接的通用收发接口中，第一通用收发接口为读、写操作命令的发送接口，第二组通用收发接口为地址接口，第三组通用收发接口为数据接口。由于在本发明专利技术中将EPLD跨接在嵌入式微处理器及进行读写操作的其他器件之间，通过EPLD扩展GPIO，方便嵌入式微处理器的使用。

【技术实现步骤摘要】

本专利技术涉及数据通信
，尤其涉及一种嵌入式微处理器(Micro Processor Unit,MPU)的读写方法及系统。
技术介绍
随着通信技术的不断发展，通信产品也被越来越广泛的使用，嵌入式MPU就是一个典型的例子。嵌入式MPU是嵌入式系统的核心，是对系统进行控制、辅助系统运行的硬件单元。嵌入式MPU是由通用计算机中的中央处理器(Central Processing Unit，CPU)演变而来的，其具有较高的性能。但是，嵌入式MPU是应用在嵌入式环境中的，因此在嵌入式 MPU中只保留有与嵌入式应用紧密相关的功能硬件，其他冗余功能部分都被去除了，从而可以实现以最低的功耗和资源实现嵌入式应用的特殊要求。随着产品性能的不断提升，对嵌入式MPU的性能也提出了越来越高的要求，然而，出于成本和可应用性等方面的考虑，现有的嵌入式MPU上一般不具有本地总线(Local Bus)，其上只有少量的通用收发接口(General Purpose Input/Output Interface,GPI0), 当单板上存在大量的功能器件需要与嵌入式MPU进行读写操作时，将会因为收发接口太少而带来使用上的不便。
技术实现思路
本专利技术提供一种嵌入式微处理器的读写方法及系统，用以解决现有技术中由于嵌入式MPU中的GPIO数量较少，带来的使用不便的问题。本专利技术提供一种嵌入式微处理器的读写系统，所述系统包括嵌入式微处理器，可擦除可编程逻辑器件EPLD和与嵌入式微处理器进行读写操作的其他器件；其中，所述嵌入式微处理器通用收发接口的全部或部分，与所述EPLD的输入/输出管脚连接，所述与嵌入式微处理器进行读写操作的其他器件的输入/输出管脚与EPLD的输入/输出管脚连接；所述嵌入式微处理器与所述EPLD连接的通用收发接口中，第一通用收发接口为读、写操作命令的发送接口，第二组通用收发接口为地址接口，第三组通用收发接口为数据接口。本专利技术提供一种嵌入式微处理器的读方法，所述读方法包括嵌入式微处理器通过选定的第一通用收发接口，向可擦除可编程逻辑器件EPLD 发送读操作命令；并通过第二组通用收发接口中的接口输出地址信号，指示EPLD映射到该地址对应的器件；嵌入式微处理器通过第三组通用收发接口中的接口，接收EPLD从该地址对应的器件接收到的数据。本专利技术提供一种嵌入式微处理器的写方法，所述写方法包括嵌入式微处理器通过选定的第一通用收发接口，向可擦除可编程逻辑器件EPLD 发送写操作命令；并通过第二组通用收发接口中的接口输出地址信号，指示EPLD映射到该地址对应的器件；嵌入式微处理器通过第三组通用收发接口中的接口，向EPLD发送数据，指示EPLD 将该数据发送到该地址对应的器件。本专利技术提供一种嵌入式微处理器的读写方法及系统，该嵌入式微处理器的读写系统中嵌入式微处理器通用收发接口的全部或部分，与所述EPLD的输入/输出管脚连接，所述与嵌入式微处理器进行读写操作的其他器件的输入/输出管脚与EPLD的输入/输出管脚连接，嵌入式微处理器与所述EPLD连接的通用收发接口中，第一通用收发接口为读、 写操作命令的发送接口，第二组通用收发接口为地址接口，第三组通用收发接口为数据接口。由于在本专利技术中将EPLD跨接在嵌入式微处理器及进行读写操作的其他器件之间，通过 EPLD扩展GPI0，方便嵌入式微处理器的使用。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中图1为本专利技术提供的该嵌入式微处理器的读写系统结构示意图；图2为本专利技术提供的基于上述嵌入式MPU的读写系统进行读操作的过程示意图；图3为该嵌入式MPU扩展GPIO后的效果示意图；图4为本专利技术提供的基于上述嵌入式MPU的读写系统进行写操作的过程示意图。 具体实施例方式本专利技术中为了扩展没有Local Bus的嵌入式微处理器中的GPI0，方便嵌入式微处理器的使用，提供了一种嵌入式微处理器的读写方法及系统。为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。图1为本专利技术提供的该嵌入式微处理器的读写系统结构示意图，该系统包括 嵌入式微处理器11，可擦除可编程逻辑器件(Erasable Programmable Logic Device, EPLD) 12和与嵌入式微处理器11进行读写操作的其他器件13。在该系统中，嵌入式微处理器11的通用收发接口的全部或部分，与所述EPLD12的输入/输出管脚连接，所述与嵌入式微处理器11进行读写操作的其他器件13的输入/输出管脚与EPLD12的输入/输出管脚连接。当存在上述系统中的连接关系时，为了实现嵌入式微处理器11与其他器件13之间的读写操作，在嵌入式微处理器11与EPLD12连接的GPIO中，确定第一通用收发接口，第二组通用收发接口和第三组通用收发接口。其中，第一通用收发接口为嵌入式微处理器发送读操作命令及写操作命令的发送5接口。第二组通用收发接口中的接口为地址接口，用于输出地址信号。第三组通用收发接口中的接口为数据接口，用于发送或接收数据。由于EPLD大多由宏单元、可编程I/O单元和可编程内部连线构成，通过硬件描述语言，可以使EPLD实现特定的功能，通过编程器下载可以形成固定的电路，并且可以进行多次修改和调试，因此在本专利技术中采用EPLD对嵌入式微处理器的GPIO进行扩展。另外复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD)和现场可编程门阵列 (Field-Programmable Gate Array, FPGA)也可以代替EPLD对嵌入式微处理器的GPIO进行扩展。在本专利技术中当单板上的嵌入式MPU中没有集成local bus接口，但具有一定数量的GPI0，同时该单板上的其他器件，需要和嵌入式MPU通过1/0接口进行通信时，可以通过 EPLD强大逻辑和硬件编程功能，对原有的嵌入式MPU的GPIO接口进行扩展。通过在EPLD 内部进行地址编码，替代local bus与单板上的其他器件对接。由于在本专利技术中充分利用了 EPLD的可编程特性，将EPLD跨接在嵌入式微处理器及进行读写操作的其他器件之间，通过EPLD扩展GPI0，方便嵌入式微处理器的使用，克服了嵌入式MPU在设计上的瓶颈。图2为本专利技术提供的基于上述嵌入式MPU的读写系统进行读操作的过程示意图， 该过程包括以下步骤S201 嵌入式微处理器通过选定的第一通用收发接口，向可擦除可编程逻辑器件 EPLD发送读操作命令。S202:通过第二组通用收发接口中的接口输出地址信号，指示EPLD映射到该地址对应的器件。具体的当EPLD接收到嵌入式MPU发送的地址信号后，进行地址编码，映射到该地址对应的器件。S203 嵌入式微处理器通过第三组通用收发接口中的接口，接收EPLD从该地址对应的器件接收到的数据。下面结合一个具体的实施例，对本专利技术中的嵌入式MPU的读过程进行详细说明。 图3为该嵌入式MPU扩展GPIO后的效果示意图，在本实施例中嵌入式MPU与EPL本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：钱电生，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：