一种时钟信号同步的电路和方法技术

本发明专利技术公开的通过鉴频／鉴相器、电荷泵和电阻电容振荡器依次连接，所述鉴频／鉴相器的输入端接输入的脉冲信号和反馈的时钟信号，ＦＰＤ对输入的脉冲信号和反馈的时钟信号进行频率和相位的比较，当频率和相位相同时，ＦＰＤ产生数字电平信号使与ＦＰＤ连接的ＣＰ的输出电压保持一定的电压值，当频率和相位不同时，ＦＰＤ产生数字电平信号控制ＣＰ的输出电压的改变；本发明专利技术是利用数据脉冲宽度恢复该数据的采样时钟，这样的原理可以省去了晶体振荡器，降低产品成本，同时实现的电路结构非常简单。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，特别是。
技术介绍
要得到与数据同步的时钟，传统的方法是通过外挂低频晶体振荡器，产生一定频率的时钟信号，然后通过倍频得到所需频率的时钟。但晶体振荡器价格高，设计周期长，这必然增加了产品的成本。
技术实现思路
本专利技术目的是提供，利用数据脉冲宽度恢复该数据的采样时钟，可以省去了晶体振荡器，降低产品成本。本专利技术的技术方案如下一种时钟信号同步的电路，其特征在于包括一个鉴频/鉴相器(FPD)，电荷泵(CP)和电阻电容振荡器(RC振荡器)，所述鉴频/鉴相器的输入端接输入的脉冲信号和反馈的时钟信号，鉴频/鉴相器的输出端连接电荷泵的输入端，电荷泵的输出端连接电阻电容振荡器的输入端，电阻电容振荡器的输出端连接鉴频/鉴相器的输入端。所述反馈的时钟信号由RC振荡器输出。一种时钟信号同步的方法，其特征在于FPD对输入的脉冲信号和反馈的时钟信号进行频率和相位的比较，当频率和相位相同时，FPD产生数字电平信号使CP的输出电压保持一定的电压值，当频率和相位不同时，FPD产生数字电平信号作为CP的输入控制信号改变CP的输出电压，通过改变后的CP输出电压使输入的脉冲信号和反馈的时钟信本文档来自技高网...

【技术保护点】
一种时钟信号同步的电路，其特征在于：包括一个鉴频／鉴相器ＦＰＤ，电荷泵ＣＰ和ＲＣ振荡器，所述鉴频／鉴相器的输入端接输入的脉冲信号和反馈的时钟信号，鉴频／鉴相器的输出端连接电荷泵的输入端，电荷泵的输出端连接电阻电容振荡器的输入端，电阻电容振荡器的输出端连接鉴频／鉴相器的输入端。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴召雷，郭向阳，
申请(专利权)人：四川登巅微电子有限公司，
类型：发明
国别省市：90[中国|成都]