最大抖动容许偏差校准方法及其装置制造方法及图纸

本发明专利技术提供一种锁相回路的最大抖动容许偏差校准方法及其装置，该锁相回路包括串连的一相位检测器及一电荷汲取器，该方法为提供一第一校正信号及一第二校正信号至该相位检测器中进行相位检测，以根据两者的相位差产生一上升脉冲及一下降脉冲控制该电荷汲取器产生一净电流，并利用一校正单元根据该净电流，选择性调整该上升或下降脉冲的脉冲宽度，直到该净电流达到一目标值，藉此校准该相位检测器及电荷汲取器的特性曲线所造成的抖动偏差。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于一种锁相回路的最大抖动容许偏差校准方法及其装置，特别是指一种可有效校准锁相回路内部电路的特性偏差，而使锁相回路具有最大抖动容许偏差的校准方法及其装置。
技术介绍
如图1所示，是一典型锁相回路系统1，其包括依序串连成一回路的一相位检测器11、一电荷汲取器12、一回路滤波器13、一压控振荡器(VCO)14及一分频器15。该锁相回路系统1的工作方式是相位检测器11检测一输入信号IN与一由压控振荡器14产生并经分频器15适当分频的时钟信号CLK的间的相位差，并根据两者的相位差产生一上升脉冲UP及一下降脉冲DN至电荷汲取器12中进行运算后，输出一电流Icp，电流Icp再经由回路滤波器13积分(取平均值)转换成一控制电压Vct控制压控振荡器14对应输出一压控信号，使该压控信号经分频器15分频后产生的时钟信号CLK的频率能趋近于输入信号IN的频率而锁定该输入信号IN。因此，当时钟信号CLK的相位超前输入信号IN时(即时钟信号CLK的频率大于输入信号IN)，该相位检测器11即产生一宽度较窄的上升脉冲UP或宽度较宽的下降脉冲DN给电荷汲取器12，使产生的电流Icp的净电流(平均值)本文档来自技高网...

【技术保护点】
一种锁相回路的最大抖动容许偏差校准方法，其中该锁相回路包括依序串连成一回路的一相位检测器、一电荷汲取器、一回路滤波器及一压控振荡器，该方法包括： （ａ）令该回路滤波器与电荷汲取器及压控振荡器呈暂时开路状态； （ｂ）提供一第一校正信号及一第二校正信号至该相位检测器，以进行相位检测，并根据两者的相位差产生一上升脉冲及一下降脉冲，以控制该电荷汲取器产生一净电流； （ｃ）根据该净电流调整该上升脉冲与该下降脉冲的脉冲宽度，直到该电荷汲取器输出的该净电流达到一目标值。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐哲祥，刘丁仁，汪盈宗，郭弘政，陈志成，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]