半导体装置、晶体管及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置、晶体管及其制造方法，该半导体装置的制造方法包括于一基板上形成一外延层，其中上述外延层的导电类型与上述基板的导电类型相同；于上述外延层中形成一第一掺杂区，其中上述第一掺杂区的导电类型与上述外延层的导电类型相反；进行一退火步骤，以扩散上述第一掺杂区中的掺质；于部分上述第一掺杂区中分别形成一第二掺杂区和一第三掺杂区，且彼此相邻，其中上述第二掺杂区的导电类型与第一掺杂区的导电类型相反，上述第三掺杂区的导电类型与第一掺杂区的导电类型相同；于上述外延层上形成一栅极结构，并覆盖部分上述第二掺杂区和上述第三掺杂区。

【技术实现步骤摘要】

本专利技术是有关于一种半导体装置及其制造方法，特别是有关于一种双载 子-互补金氧半-双扩散金氧半晶体管及其制造方法。
技术介绍
双载子-互补金氧半-双扩散金氧半晶体管(bipolar-CMOS (complementary metal-oxide-semiconductor transistor)-DMOS (double diffiised metal國oxide-semiconductor transistor), BCD transistor ,以下简称BCD)是一种系统单芯片 (System on a Chip, SoC)工艺，于1986年由意法半导体(ST)公司研发，这种工 艺能够在同一芯片上制作双载子晶体管(bipolar)、互补式金氧半晶体管 (CMOS)和双重扩散型金氧半晶体管(DMOS)组件。目前，BCD工艺朝着三个方向发展高压、高功率、高密度。其中，为 达到高压的要求，需要降低组件的表面电场(reduced surface field, RESURF)。 图1显示一现有技术的P型BCD组件150。现有技术的BCD工艺须于基板 100和外延层102中，利用离子植入和扩散工艺形成一N型埋藏掺杂区(N-type buried region)103;并于外延层102中形成一 N型隔离掺杂区(N-type isolation region, N-ISO region)104,其连接至N型埋藏掺杂区103，以隔绝P型BCD 组件150。之后，再于N型埋藏掺杂区103和N型隔离掺杂区104包围的部 分外延层102中形成漏极区108、横向扩散漏极区(lateral di他sed drain region)109和源极区110。为了降低组件的表面电场，现有技术的BCD工艺是 利用漏极区108和包围漏极区的横向扩散漏极区(lateral diffiised drain regkm)109。横向扩散漏极区109具有较漏极区108低的掺杂浓度，因此具有高崩溃电场(breakdown field),但会增加芯片面积和导通电阻(on resistance, Ron)。上述结果会使导通电阻对漏极-源极崩溃电压的比值(Ron/ BVdss ratio) 增加，进而影响BCD工艺的可靠度。在此
中，有需要一种具有高崩溃电场以及低导通电阻(on resistance, Ron)的半导体装置的制造方法。
技术实现思路
本专利技术的一实施例提供一种半导体装置的制造方法，包括提供一基板； 于上述基板上形成一外延层，其中上述外延层的导电类型与上述基板的导电 类型相同；于上述外延层中形成一第一掺杂区，其中上述第一掺杂区的导电 类型与上述外延层的导电类型相反；进行一退火步骤，以扩散上述第一掺杂 区中的掺质；于部分上述外延层中分别形成一第二掺杂区和一第三惨杂区， 上述第二掺杂区和上述第三掺杂区位于上述第一惨杂区中，且彼此相邻，其 中上述第二掺杂区的导电类型与第一掺杂区的导电类型相反，上述第三掺杂 区的导电类型与第一掺杂区的导电类型相同；于上述外延层上形成一栅极结 构，并覆盖部分上述第二掺杂区和上述第三掺杂区。本专利技术的另一实施例提供一种半导体装置，包括一基板； 一外延层，位 于一基板上，其中上述外延层的导电类型与上述基板的导电类型相同； 一第 一掺杂区，位于于上述外延层中，其中上述第一掺杂区的导电类型与上述外 延层的导电类型相反； 一第二掺杂区和一第三掺杂区，分别位于部分上述外 延层中，上述第二掺杂区和上述第三掺杂区位于上述第一掺杂区中，且彼此 相邻，其中上述第二掺杂区的导电类型与第一掺杂区的导电类型相反，上述 第三掺杂区的导电类型与第一掺杂区的导电类型相同； 一栅极结构，位于上 述外延层上，并覆盖部分上述第二掺杂区和上述第三掺杂区。本专利技术的另一实施例提供一种双载子-互补金氧半-双扩散金氧半晶体管 (bipolar-CMOS-DMOS(double-diffiised MOS transistor), BCD transistor)的制造方法，包括提供一P型基板；于上述P型基板上形成一P型外延层；于上述 外延层中形成一N型隔离区；进行一退火步骤，以扩散上述N型隔离区中的 掺质；于部分上述外延层中分别形成一漏极区和一源极区，上述漏极区和上 述源极区位于上述N型隔离区中，且彼此相邻，其中上述漏极区的导电类型 与N型隔离区的导电类型相反，上述源极区的导电类型与N型隔离区的导电 类型相同；于上述P型外延层上形成一栅极结构，并覆盖部分上述漏极区和 上述源极区。本专利技术的另一实施例提供一种双载子-互补金氧半-双扩散金氧半晶体管 (BCD transistor)的制造方法，包括一 P型基板；一 P型外延层，位于上述P 型基板上；一N型隔离区，位于于上述P型外延层中； 一漏极区和一源极区， 分别位于部分上述P型外延层中，上述漏极区和上述源极区位于上述N型隔 离区中，且彼此相邻； 一栅极结构，位于上述P型外延层上，并覆盖部分上 述漏极区和上述源极区。附图说明图1为现有技术的P型BCD组件。图2至图7为本专利技术较佳实施例的半导体装置的工艺剖面图。 附图标号-100~基板；102~外延层；103-N型埋藏掺杂区；104-N型隔离掺杂区； 108 漏极区；109 横向扩散漏极区；llO-源极区；200~基板；202 外延层；204、 204a 第一掺杂区；206 浅沟槽隔离物；208 第二掺杂区；210~第三掺 杂区；214 栅极绝缘层；216~栅极层；218 栅极结构；220 绝缘间隙壁；222~ 第一接线掺杂区；224 第二接线掺杂区；250 半导体装置；L 通道长度。具体实施方式以下利用图2至图7，以更详细地说明本专利技术实施例的半导体装置的制造方法。在本专利技术各实施例中，相同的符号表示相同或类似的组件。请参考图2，其显示本专利技术一实施例的半导体装置的工艺剖面图。在本例 中，半导体装置可为一 P型双载子-互补金氧半-双扩散金氧半晶体管(P-type bipolar-CMOS國DMOS(double-diffiised MOS transistor), P画type BCD transistor)。 首先，提供一基板200。在本专利技术一实施例中，基板200可为硅基板。在其他 实施例中，可利用锗化硅(SiGe)、块状半导体(bulk semiconductor)、应变半导 体(strained semiconductor)、化合物半导体(compound semiconductor)、絶缘层 上覆硅(silicon on insulator, SOI)，或其他常用的半导体基板。基板200可植入 P型或N型不纯物，以针对设计需要改变其导电类型。在本专利技术一实施例中， 基板200的导电类型为P型。接着，于基板200上形成一外延层202，并覆盖基板200，其中外延层202 的导电类型可与基板200的导电类型相同。例如，可利用选择性外延成长方 式，形成外延层202。在本专利技术一实施例中，外延层202的导电类型为P型。 然后，于外延层202中形成一第一掺杂区204。在本专利技术一实施例中，利用形 成N型隔离掺杂区(N-type isolation region, N-ISO)本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，该方法包括下列步骤：　提供一基板；　于该基板上形成一外延层，其中该外延层的导电类型与该基板的导电类型相同；　于该外延层中形成一第一掺杂区，其中该第一掺杂区的导电类型与该外延层的导电类型 相反；　进行一退火步骤，以扩散该第一掺杂区中的掺质；　于部分该外延层中分别形成一第二掺杂区和一第三掺杂区，该第二掺杂区和该第三掺杂区位于该第一掺杂区中，且彼此相邻，其中该第二掺杂区的导电类型与第一掺杂区的导电类型相反，该第三掺杂 区的导电类型与第一掺杂区的导电类型相同；以及　于该外延层上形成一栅极结构，并覆盖部分该第二掺杂区和该第三掺杂区。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈巨峰，罗宗仁，郭百钧，宋建宪，阙华君，林安宏，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：71[中国|台湾]