自偏置锁相环制造技术

一种自偏置锁相环，包括第一电荷泵、第二电荷泵，所述第一电荷泵的输出端与充放电电容连接，输出控制电压，所述第一电荷泵输出的电流等于第一常数和压控振荡器的偏置电流的乘积与分频器的分频数的比值；所述第二电荷泵的输出端与偏置生成器的第一偏置电压输出端连接，所述第一偏置电压等于所述控制电压，所述第二电荷泵输出的电流等于压控振荡器的偏置电流与第二常数的比值；所述偏置生成器的输出电阻与压控振荡器的差分缓冲延时级的等效电阻成倍数关系。所述自偏置锁相环可以简化参数设定和电路设计。

Self biased PLL

A self biased PLL, including a first charge pump, second charge pump, the first charge pump is connected to the output end and the capacitors, control of output voltage, output current frequency ratio of the first charge pump is equal to the product and the first constant bias current divider and the VCO of the first; the bias voltage output end of the second charge pump and the bias generator is connected to the first bias voltage is equal to the control voltage, current ratio of the second charge pump output is equal to the bias current and second constant voltage controlled oscillator; the equivalent resistance of the output resistance of the bias generator and voltage controlled oscillator differential buffer delay multiple relation level. The self biased phase locked loop can simplify parameter setting and circuit design.

【技术实现步骤摘要】

本专利技术涉及锁相环技术，特别是涉及一种自偏置锁相环。
技术介绍
锁相环(PLL， Phase Locked Loop )被广泛应用于系统级芯片(SOC, System onChip)中，以构成频率合成器、时钟发生器等。图l为一种锁相环的基本结 构，鉴频鉴相器(PFD， Phase Frequency Detector) lO检测输入信号Fref和反馈 信号Ffb的频差和相差，产生脉冲控制信号UP、 DN送入电荷泵(CP， charge pump) 20;在电荷泵20中脉沖控制信号UP、 DN被转换成电流Ip对环路滤波器 (LP， Lo叩Filter) 30的电容Cp进行充放电，环路滤波器30产生控制电压V改, 送入压控振荡器(VCO, Voltage Control Oscillator) 40;压控振荡器40在控制电压V^升高时加快振荡频率，在控制电压VeW降低时减慢振荡频率。压控振荡器40的输出信号F。ut经过分频器50产生反馈信号Fft，整个系统形成一个反馈 系统，输出信号F。ut的频率和相位被锁定到固定频率和相位。图l所示的锁相环的环路带宽C0n由公式(1)表示，环路的阻尼因子(damping factor)《由公式(2 )表示《/p仏=-^ ( 1 )山其中，Cp为环路滤波器30的电容，Rp为环路滤波器30的电阻，Ip为对电容Cp 进行充电或i文电的电流(即电荷泵20输出的充电或放电电流)，Kv为压控振 荡器40的增益，N为分频器(Divider) 50的分频数。高性能、低抖动的锁相环是不易受工艺、电压和温度(PVT)变化的影响，其环路带宽(On与输入信号的角频率COref(以下简称为输入频率，(Oref=27lFref， Fref 为输入信号的频率)的比值、环路的阻尼因子《应为固定值，这样，输入频率 的范围就可以不受限制，锁相环的环路带宽能够跟踪锁相环的输入频率。图l所示的锁相环，在电荷泵20输出的电流Ip、环路滤波器30的电容Cp、压控振荡 器40的增益Kv确定的情况下，改变环路滤波器30的电阻Rp、分频器50的分频数N,环路带宽COn与输入频率COref的比值、环路的阻尼因子纟就不再是固定值， 这样就限制了锁相环的设计。自偏置锁相环(Self-Biased PLL )可以解决上述问题，即使环路滤波器的电阻、分频器的分频数变化，其环路带宽COn与输入频率叫ef的比值、环路的阻尼因子《能够保持固定值。文献"Low-Jitter Process-Independent DLL and PLL Based on Self-Biased Techniques" (John G. Maneatis, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 31, NO. 11, NOVEMBER 1996 ) 7>开了 一种 自偏置锁相环的基本结构，如图2所示，电容d和偏置生成器(BiasGen.) 60 构成环路滤波器31，也就是说，由偏置生成器60建立环路滤波器31的电阻， 在偏置生成器60的偏置电压Vap的输出端加上一个额外的电荷泵21输出的电 流，这样，电荷泵20对电容d进行充放电，电荷泵21对偏置生成器60建立的 电阻进行充》文电。偏置生成器60用于乂人控制电压VcTRL生成偏置电压VBP和VBN,以提供压控振荡器41的输入电压。如图3所示，偏置生成器60包括偏置初始化(Biaslnit.) 电路601、放大器偏置(Amplifier Bias )电路602、差分放大(Diff. Amplifier) 电路603、半緩沖复制(Half-Buffer Replica)电路604、控制电压緩冲(VCTRL Buffer)电路605。放大器偏置电路602为差分放大电路603提供偏置，差分放 大电路603调节偏置电压VBN,使得半緩冲复制电路604和控制电压緩冲电路605将控制电压VcTRL复制到输出端的偏置电压VBP，即VBP=VCTRL。压控振荡器41由n个(n>3)緩冲级构成，例如图4所示的3个带对称负载 的差分緩沖延时级410构成的压控振荡器41。偏置电压V抓为对称负载411、412 提供偏置电流21。 (1o为流过对称负载411或412的电流)，对称负载411、 412 的偏置电压VBP等于控制电压VcTRL,对称负载411、 412的等效电阻等于l/2gm,gm为对称负载中 一个晶体管的跨导，随着控制电压Vctrl的变化，对称负载41 1 、412的电阻发生变化，緩冲级的延时也发生变化，压控振荡器41的输出信号 (CK+或CK-)的频率发生变化。设电荷泵20、 21输出的电流Ip为压控振荡器41的偏置电流2Io的x倍，即 Ip=x'2ID，偏置生成器60中对称负载606建立的环路滤波器31的电阻Rp为压控振 荡器41的緩冲级410的等效电阻I^的y倍，即Rp二yR^y/2gm,因此，图2所示的自偏置锁相环的环路带宽COn与输入频率叫ef的比值由公式(3 )表示，环路的阻尼因子《由公式(4)表示A —虚,、其中，CB是压控振荡器41的寄生电容。因此，通过电路设计使参数x、 y与分 频数N满足一定的比例关系，消去分频数N,就可以使锁相环的阻尼因子《以及环路带宽与输入频率的比值①n/q)ref仅由制造工艺中屯容Cb、 Q的相对值决定。在上述自偏置锁相环的基本结构的基础上，John G. Maneatis等人提出了 一种自偏置锁相环的具体实现方式(参考文献"Self-Biased High-Bandwidth Low-Jitter l-to-4096 Multiplier Clock Generator PLL，，，正EE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 38, NO. 11， NOVEMBER 2003 ),以得到乂> 式(3) 、 (4)中的参数x和y。如图5所示，通过可编程1/N电流镜(Prog. 1/N Current Mirror) 70,将电荷泵20、 21输出的电流IJ殳为压控振荡器41的偏置电流的1/N倍，即x4/N;通过增加电容C2、平衡开关S等转换电路，将环路滤波 器32的电阻Rp设为压控振荡器41的緩冲级的等效电阻l/2gm的N.CVC2倍，即 y=N.CB/C2，由此得到<formula>formula see original document page 7</formula>(6)其中，《=(^ + (:2，环路带宽COn与输入频率OW的比值、环路的阻尼因子g仅 由制造工艺中电容CB、 d和CV夹定，而与环路滤波器的电阻Rp、分频器的分频数N无关。然而，图5所示的自偏置锁相环为了使参数x、 y与分频数N满足一定的比例关系，以达到环路带宽COn与输入频率叫ef的比值、环路的阻尼因子《与环路滤波器的电阻Rp、分频器的分频数N无关的目的，又引入了一个新的参^t,即电容C2，并且，为了平衡电容d和C2上的电压，又增加了包含有电容C2、平衡开关s等电路元件的转换电路，这样也就增加了电路设计的复杂度。
技术实现思路
本专利技术解决的问题是，提供一种自本文档来自技高网...

【技术保护点】
一种自偏置锁相环，包括第一电荷泵、第二电荷泵，所述第一电荷泵的输出端与充放电电容连接，输出控制电压，所述第二电荷泵的输出端与偏置生成器的第一偏置电压输出端连接，所述第一偏置电压等于所述控制电压，其特征在于，　所述第一电荷泵输出的电流等 于第一常数和压控振荡器的偏置电流的乘积与分频器的分频数的比值；　所述第二电荷泵输出的电流等于压控振荡器的偏置电流与第二常数的比值；　所述偏置生成器的输出电阻与压控振荡器的差分缓冲延时级的等效电阻成倍数关系。

【技术特征摘要】

【专利技术属性】
技术研发人员：彭进忠，符志岗，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]