A method includes making alignment mark: providing a semiconductor substrate of a first conductive layer, the semiconductor substrate includes a first sub alignment mark regions and second sub alignment mark regions; the first conductive layer to remove the second alignment mark area, in the first set of the first sub sub point mark the area corresponding to the formation of the alignment marker includes a first conductive layer on a semiconductor substrate; the second alignment mark formed second alignment mark. Accordingly, the invention also provides a sleeve alignment marking. The invention firstly remove the second alignment mark within the region of the first conductive layer, etching barrier layer gas does not touch to the first conductive layer, thereby avoiding the existing technology due to the etching barrier layer and a first conductive layer is in contact with the gas generating chamber, and the volatile substances pollution etching equipment and in the first conductive layer the formation of cavity defects, stable process.
【技术实现步骤摘要】
本专利技术涉及半导体器件制造领域，具体来说，涉及一种套刻(Overlay)对准标记(Key)及其制作方法。
技术介绍
半导体技术继续沿着摩尔定律发展，临界尺寸(Critical Dimension, CD)越来越小，芯片的集成度也越来越高，这对半导体制造工艺提出了越来越严格的要求，因此必须在工艺过程中尽可能地减小每一个步骤的误差，降低因误差而造成的器件失效。在半导体制造过程中，光刻工艺作为每一个技术代的核心技术而发展。在标准CMOS工艺中，需要用到数十次的光刻步骤，而影响光刻工艺误差的因素，除了光刻机的分辨率之外，还有对准的精确度。如图1所示，给出晶圓IO的俯视图，所述晶圓10包括半导体衬底100及位于半导体村底100上的切割线12,为了能够达到精确的对准效果，通常会在晶圓10的半导体衬底100的切割线12上制作一些图案ll,作为光刻时将掩模版和晶圆位置对准的套刻对准标记。现有技术公开了 一种用于套刻对准的套刻对准标记，该套刻对准标记包括第一部分结构和分布在第一部分结构外围区域的第二部分结构，第二部分结构由四组光栅组成，其中两个光栅用于垂直方向对准，另外两个光栅...
【技术保护点】
一种套刻对准标记的制作方法，其特征在于，包括： 提供形成有第一导电层的半导体衬底，所述半导体衬底包括第一子套刻对准标记区域和第二子套刻对准标记区域； 去除第二子套刻对准标记区域的第一导电层，在第一子套刻对准标记区域相应形成的第一 子套刻对准标记包括第一导电层； 在半导体衬底上第二子套刻对准标记区域形成第二子套刻对准标记。
【技术特征摘要】
【专利技术属性】
技术研发人员：张峻豪，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。