The invention discloses a method for manufacturing a shallow junction complementary bipolar transistor. The main process steps of the method are as follows: 1) by silicon / silicon bonding, thinning and polishing method for the formation of SOI materials; 2) deep trench isolation trench etching, polysilicon backfill and shallow wall method based on the SOI material, combined with complementary bipolar process shallow junction polysilicon emitter vertical NPN tube and longitudinal PNP pole tube compatible, making the complementary bipolar transistor shallow junction. The method of the invention improves the voltage complementary bipolar transistors (BVCEO, 5.0V) and early voltage, while also taking into account the characteristics of frequency. The invention realizes greatly reducing the leakage current of the isolation junction, and the leakage current of the shallow junction complementary bipolar transistor is less than 10 - 12A. It is widely used in the field of high speed complementary bipolar manufacturing.
【技术实现步骤摘要】
本专利技术涉及一种,它直接应用的领域是高速互补双极晶体管制造领域。
技术介绍
互补双极工艺(CB)迄今已经有超过30多年的历史,早期主要采用PNP管与NPN管形成互补结构,1986年前后开始采用结隔离CB工艺。CB工艺的主要优点在于能同时获得具有极小寄生电容的高频纵向NPN和PNP晶体管,这种互补双极晶体管在一定的电流下,具有很高的特征频率fr,因而可以使集成运算放大器在很小的静态电流下,具有较好的频率特性和带宽特性。然而互补双极工艺制造难度大,存在结隔离不完全,漏电流大,频率低等缺点。上世纪九十年代初期,国外许多模拟电路研发公司都推出了有自己特色的工艺,如TI公司的互补双极工艺,ADI公司基于SOI上的XFCB1工艺,哈里斯半导体公司的UHF-1工艺。Zarlink公司于2002年推出了类似哈里斯半导体公司的UHF-1工艺而具有更小尺寸的互补工艺,其制造出的NPN晶体管的特征频率达到50GHz, PNP晶体管达到35 GHz。这些工艺的优点在于特征频率高,但在应用于高精度的模拟集成电路时,其晶体管的耐压低(BVCE0<3.0 V,难以满足较高电压的高速模拟集成电路的高精度和动态调整需求。
技术实现思路
本专利技术的目的是提供一种深槽与浅结结合的全介质隔离技术,获得,在保证较高的晶体管的特征频率条件下,提高晶体管的耐压(BVCEO>5.0V)和厄利电压。本专利技术解决上述技术问题的技术方案在于, 一种,其步骤为(1) 通过硅/硅键合、减薄抛光方法形成SOI材料片的步骤,其步骤包括对P型硅衬底片清洗;氧化,形成600士50nm厚的SiO2层;清洗; ...
【技术保护点】
一种浅结互补双极晶体管的制造方法,其特征在于,该方法包括:(1)通过硅/硅键合、减薄抛光方法形成SOI材料片的步骤,其步骤包括对P型硅衬底片清洗;氧化,形成600±50nm厚的SiO↓[2]层;清洗;与未经氧化的另一硅片进行常温硅/硅键合;在氮气保护下,经450℃处理1小时、850℃处理1小时、1200℃处理3小时的高温退火;减薄抛光,形成3~5μm厚硅膜的P↑[-]型SOI材料片;(2)在所述SOI材料片上通过深槽刻蚀、多晶硅回填的深槽介质隔离加浅隔离墙方法,结合具有浅结多晶硅发射极的纵向NPN管与纵向PNP管兼容的互补双极工艺制作所述浅结互补双极晶体管的步骤,其步骤包括:(1)在所述SOI材料片上制作N↑[+]埋层和NWELL埋层;(2)在形成N↑[+]埋层和NWELL埋层后的所述SOI材料片上制作P↑[+]埋层;(3)在形成P↑[+]埋层后的所述SOI材料片上制作N-超薄外延层;(4)在形成N↑[-]超薄外延层后的所述SOI材料片上制作介质隔离区;(5)在形成介质隔离区后的所述SOI材料片上制作浅隔离墙;(6)在形成浅隔离墙后的所述SOI材料片上制作纵向NPN管的N↑[+]穿透区 ...
【技术特征摘要】
1.一种浅结互补双极晶体管的制造方法,其特征在于,该方法包括(1)通过硅/硅键合、减薄抛光方法形成SOI材料片的步骤,其步骤包括对P型硅衬底片清洗;氧化,形成600±50nm厚的SiO2层;清洗;与未经氧化的另一硅片进行常温硅/硅键合;在氮气保护下,经450℃处理1小时、850℃处理1小时、1200℃处理3小时的高温退火;减薄抛光,形成3~5μm厚硅膜的P-型SOI材料片;(2)在所述SOI材料片上通过深槽刻蚀、多晶硅回填的深槽介质隔离加浅隔离墙方法,结合具有浅结多晶硅发射极的纵向NPN管与纵向PNP管兼容的互补双极工艺制作所述浅结互补双极晶体管的步骤,其步骤包括(1)在所述SOI材料片上制作N+埋层和NWELL埋层;(2)在形成N+埋层和NWELL埋层后的所述SOI材料片上制作P+埋层;(3)在形成P+埋层后的所述SOI材料片上制作N-超薄外延层;(4)在形成N-超薄外延层后的所述SOI材料片上制作介质隔离区;(5)在形成介质隔离区后的所述SOI材料片上制作浅隔离墙;(6)在形成浅隔离墙后的所述SOI材料片上制作纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区;(7)在形成纵向NPN管的N+穿透区和纵向PNP管的P+穿透区、下集电区后的所述SOI材料片上制作纵向NPN管的基区、高硼接触区和纵向PNP管的基区;(8)在形成纵向NPN管的基区、高硼接触区和纵向PNP管的基区后的所述SOI材料片上制作纵向NPN管的发射区、集电区和纵向PNP管的发射区、集电区;(9)在形成纵向NPN管的发射区、集电区和纵向PNP管的发射区、集电区后的所述SOI材料片上制作金属薄膜电阻和金属引线、钝化层。2. 根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于在所述SOI 材料片上制作^埋层和NWELL埋层的方法包括对所述SOI材料片进行清洗;初始氧化, SiO2层厚度为750士35nm;光刻纵向NPN管的W埋层区;腐蚀;去胶;清洗;离子注入砷; 光刻纵向PNP管的NWELL埋层区;腐蚀;带胶进行离子注入磷;清洗;经1050'C处理60 min 氮气、105(TC处理55min氢氧合成、1250'C处理57 min氮气的高温退火;形成W埋层区, 其方块电阻为18-25 Q/口,结深为3~4 um,同时,形成NWELL埋层区,其方块电阻为 28(K420Q/口,结深为4~5 y m;漂光Si02层。3. 根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于所述制作P+ 埋层的方法包括清洗;生长厚度为40 50nm的薄SiO2层;光刻;带胶进行离子注入硼;经 950。C处理30 min、 IOO(TC处理30 min的退火;形成P+埋层区,其方块电阻为280~420 Q/ □,结、深为2.0土0.35 um。4. 根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于所述制作N一超薄外延层的方法包括漂光Si02层;清洗;生长厚度为1.2±20% !im的N外延层,电阻率为0.3±20% cm。5. 根据权利要求1所述的浅结互补双极晶体管的制造方法,其特征在于所述制作介质 隔离槽区的方法包括光刻介质隔离槽区,隔离槽的宽度为0.8-1.0 ym;干法腐蚀Si02层; 去胶;干法腐蚀隔离槽区,直至将所述SOI材料片的顶层硅膜和外延层厚度刻蚀穿为止,形 成深槽区;去胶;清洗;氧化,生长厚度为27~33 nm的牺牲Si02层;LPCVD淀积多晶硅, 厚度为2.0土0.3 化学机械抛光;平整化光刻;平整化腐...
【专利技术属性】
技术研发人员:李荣强,崔伟,张正元,
申请(专利权)人:中国电子科技集团公司第二十四研究所,
类型:发明
国别省市:85[中国|重庆]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。