存储系统及其数据处理方法技术方案

本发明专利技术提供了一种存储系统及其数据处理方法，包括闪速存储器的存储系统的数据处理方法包括：判断从所述闪速存储器的选择的页面最初读取的数据能否纠正。如果判断出最初读取的数据不能纠正，则基于每个最新确定的读取电压从所述选择的页面最新读取数据。然后，基于与最初读取的数据对应的ＥＤＣ数据，收集最新读取的数据的无错子扇区。然后，基于与所述最初读取的数据对应的ＥＣＣ数据，纠正所述无错子扇区的数据。

【技术实现步骤摘要】

一般地讲，本专利技术涉及电子装置，更具体地讲，本专利技术涉及一种存储系 统和与存储系统相关的tt据处理技术。
技术介绍
闪速存储装置是一种EEPROM,其中，经由一次编程操作对多个存储区 域进行擦除或编程。传统的EEPROM能够一次(at a stroke )对一个存储区域 擦除或编程。这意味着，当使用闪速存储装置的系统对不同的存储区域同时 进行读取并写入时，闪速存储装置较快地且更有效地工作。由于围绕用于存 储数据的电荷存储器件的绝缘膜的失效，所有类型的闪速存储器和EEPROM 会在特定次数的擦除操作之后损坏。闪速存储装置的优点在于其可以通过这样的方式在硅芯片上存储信息， 即，不需要功率来保持所存储的信息。这意味着，如果对芯片切断功率，则 在无功耗的情况下保存信息。闪速存储装置的其它特性包括耐冲击和快速读 取访问时间。由于这些特性，闪速存储装置通常用于在提供有来自电池的功 率的设备中的存储。根据逻辑门类型，将闪速存储装置分为两种类型，即， NOR闪速存储装置和NAND闪速存储装置。闪速存储装置将信息存储在晶体管阵列中，每个晶体管称作单元(cell )， 用于存储l位(bit)信息。较新的闪速存储装置(例如，多级单元装置)能 够通过改变施加到单元的浮置栅极的电荷的量而每单元存储多于1位。在具有浮置栅极的闪速存储装置中，最关键的可靠性因素为数据保持特 性和可在无劣化的情况下执行的编程/擦除循环的次数(或耐久性)。存储的 电荷(电子)会由于各种失效机制(例如，通过有缺陷的多晶硅层间电介质 的热离子发射和电荷扩散、离子污染、编程干扰应力等)而从浮置电极漏出。6这导致阈值电压降低。当浮置栅极在控制栅极由于读取干扰(read disturbance ) 而保持处于一定的电压(例如，电源电压或读取电压)的情况下慢慢地获取 电子时，效果相反的电荷获取(charge gain )会发生，因此导致阈值电压升高。 因此，存储单元的阈值电压分布会由于电荷损失(charge loss)和电荷获 取而逐渐变宽。例如，假设在每个存储单元中存储了 2位数据。在这种假设 下，如图1A所示，每个存储单元可具有擦除状态E和三个编程状态P1、 P2 和P3中的一个状态。理想地，在状态E、 Pl、 P2和P3之间存在恒定的单元 余量(或读取余量)，因此，所示的阈值电压分布IO、 11、 12和13分别对应 于状态E、 Pl、 P2和P3。然而，如图1B所示，阈值电压分布10、 11、 12 和13，特别是分别与程序状态Pl、 P2和P3对应的阔值电压分布11、 12和 13由于上述的电荷损失和电荷获取而变宽。这意味着，从存储单元读取的数 据会包括许多错误位。具体地讲，随着在存储单元中存储的数据位的数量增 多，这种现象变得严重。
技术实现思路
本专利技术旨在提供一种包括闪速存储器的存储系统的数据处理方法，所述 数据处理方法包括以下步骤判断从所述闪速存储器的选择的页面最初读取 的数据能否纠正；如果判断出最初读取的数据不能纠正，则基于每个最新确 定的读取电压从所述选择的页面最新读取数据；基于与最初读取的数据对应 的EDC数据，收集最新读取的数据的无错子扇区；基于与所述最初读取的数 据对应的ECC数据，纠正所述无错子扇区的彩:据。本专利技术还旨在提供一种包括闪速存储器和存储控制器的存储系统，所述 存储控制器包括纠错处理器和ECC块，所述存储控制器构造为控制所述闪速 存储器，其中，当判断出从所述闪速存储器的选择的页面最初读取的数据不 能通过ECC块纠正时，所述纠错处理器控制所述闪速存储器，从而根据每个 最新确定的读取电压从所述选择的页面最新读取数据，并且所述纠错处理器 基于与所述最初读取的数据对应的EDC数据来收集最新读取的数据的无错 子扇区。附图说明根据参照附图的以下描述，本专利技术的以上和其它目的和特征将变得明显，其中，除非另外指明，否则相同的标号在各个附图中始终指相同的部件，在附图中图1A和图1B是用于解释存储单元的阈值电压分布由于电荷损失和电荷 获取而变宽的示图；图2是示出实现本专利技术各个实施例的存储系统的框图；图3是示出才艮据本专利技术实施例的框图；图4是用于描述存储系统的数据处理或操:作的示图；图5是示出在存储系统中使用的写入方法的流程图；图6是示出根据写入方法来改变数据的方式的示图；图7是示出了在存储系统中使用的读取方法的流程图；图8是示出根据读取方法来读取数据的方式的示图；图9是示出根据另一读取方法来读取数据的方式的示图；图10是用于描述根据本专利技术另 一实施例的存储系统的it据处理或操作 的示图；图11是示出根据另一实施例的在存储系统中使用的写入方法的流程图； 图12是示出根据另一实施例的写入方法来改变数据的方式的示图； 图13是示出根据另 一 实施例的在存储系统中使用的读取方法的流程图； 图14是用于描述根据另 一实施例的读取方法来确定最优化读取电压的 过程的示图；图15是示出根据又一实施例的数据读取方法的示图； 图16是用于描述根据又一实施例的在存储系统中收集无错子扇区的操 作的流程图；图17是示出收集无错子扇区的操作的示图；图18是示出包括闪速存储器的示意性计算系统的框图；图19是基于存储器的存储装置的框图；图20是基于存储器的存储装置的框图。具体实施方式在下文中，将参照附图详细描述本专利技术的各个实施例，使用闪速存储装 置作为例子对结构和操作特征进行举例说明。然而，本专利技术构思可以以不同 的方式实施，而不应当解释为局限于在此阐述的实施例。而是提供这些实施例以使本公开将是彻底的且完整的，并将把实施例的范围充分地传达给本领 域的技术人员。在整个附图中，相同的标号表示相同的元件。在本说明书中使用的术语扇区应当理解为是指ECC (纠错码)处理 单位。为了便于描述，将在一个扇区由ECC处理单位组成的假设下描述实施 例。然而，可以z使用两个或更多个扇区组成ECC处理单位。此外，指示ECC 处理单位的术语不限于扇区。图2是示出实现本专利技术各个实施例的存储系统的框图。参照图2，存储 系统101与主机电子系统(例如，计算机系统)的系统总线102相连。 一些 示例性的主机电子系统可以包括使用存储系统101的计算机、膝上型计算机、 手持式计算机、掌上型计算机、PDA、 MP3和其它音频播放器、数字相机、 视频相机、电子游戏机、无线和有线电话装置、应答一几、录音器、网络路由 器或其它系统。主机电子系统可以包括系统总线102、中央处理器300(例如，微处理器)、 输入输出装置(例如，用于提供与电路互连的电路400 )和易失性存储器500， 如图2所示。 一些示例性的输入输出装置可以包括键盘、监视器、调制解调 器等。存储系统101可以包括存储控制器IOO和具有闪速存储单元阵列的闪 速存储器200。存储控制器100和闪速存储器200可以是集成电路，通常称 之为芯片。可选地，两个或更多个集成电路芯片可以一起形成存储系统101。 例如，存储控制器100可以是专用的集成电路，闪速存储器200可以根据所 需的存储容量是一个或多个芯片。可以将存储系统IOI包装成小型卡，该小 型卡可以永久地安装在计算才几(主机装置)中或者可移除地连4矣到主机或从 主机连接。闪速存储器200可以存储单个位数据本文档来自技高网...

【技术保护点】
一种包括闪速存储器的存储系统的数据处理方法，包括下列步骤：　判断从所述闪速存储器的选择的页面最初读取的数据能否纠正；　如果判断出最初读取的数据不能纠正，则基于每个最新确定的读取电压从所述选择的页面最新读取数据；　基于与最初读取的数据对 应的检错码数据，收集最新读取的数据的无错子扇区；　基于与所述最初读取的数据对应的纠错码数据，纠正错误的子扇区的数据。

【技术特征摘要】
KR 2008-9-5 10-2008-00878771、一种包括闪速存储器的存储系统的数据处理方法，包括下列步骤判断从所述闪速存储器的选择的页面最初读取的数据能否纠正；如果判断出最初读取的数据不能纠正，则基于每个最新确定的读取电压从所述选择的页面最新读取数据；基于与最初读取的数据对应的检错码数据，收集最新读取的数据的无错子扇区；基于与所述最初读取的数据对应的纠错码数据，纠正错误的子扇区的数据。2、 如权利要求1所述的数据处理方法，其中，将第一读耳又电压确定为用 于从所述选择的页面最新读取数据的所述最新确定的读取电压包括使用第二读取电压/人所述选择的页面连续读取数据，所述第二读取电压是从用于读取所述最初读取的数据的最初读取电压分别逐步提高和降低的电压；将与连续读取的数据对应的第二读取电压中的与所述最初读取的数据相比具有最少数量的翻转/反转位的第二读取电压确定为最优化读取电压；选择第三读取电压作为第一读取电压，所述第三读取电压是从所述最优 化读取电压分别逐步提高和降低的电压。3、 如权利要求2所述的数据处理方法，其中，将所述第三读取电压的提 高量设置为与所述第三读取电压的降低量相同。4、 如权利要求1所述的数据处理方法，其中，收集无错子扇区的步骤包括判断所述最新读取的数据的任意子扇区是否为错误子扇区； 如果存在错误子扇区，则使用所述错误子扇区的翻转/反转位产生子扇区 图案；基于与所述最初读取的数据对应的检错码数据，判断每个子扇区图案是 否有错；将判断为无错的子扇区图案作为无错子扇区进行收集。5、 如权利要求4所述的数据处理方法，其中，如果判断出所述子扇区图 案都有错，则通过以下步骤将错误子扇区改变为无错子扇区将根据每个最新确定的读取电压读取的子扇区图案的翻转/反转位中的较频繁4企测到的位选才奪为正确位；用所选4奪的正确位代替翻转/反转位。6、 如权利要求1所述的数据处理方法，其中，如果检测到4晉误子扇区同 时收集了无错子扇区，则基于根据每个最新确定的读取电压读取的数据的翻 转/反转位与翻转/反转位中的较频繁检测到的位的组合，将所述^误子扇区改 变为无错子扇区。7、 如权利要求1所述的数据处理方法，其中，如果检测到错误子扇区同 时收集了无错子扇区，则收集无错子扇区的步骤包括将根据每个最新确定的读取电压读取的数据的翻转/反转位中的较频繁 检测到的位作为正确位；用所选择的正确位代替翻转/反转位，从而将错误子扇区改变为无错子扇区。8、 如权利要求1所述的数据处理方法，其中，所述闪速存^f诸器是存储一 位数据或M位数据的NAND闪速存储器，其中，M是大于或等于2的整数。9、 如权利要...

【专利技术属性】
技术研发人员：崔珍赫，吴和锡，宋宗旭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]