本发明专利技术公开了一种具有高可靠性和更长的针对栅极氧化膜的ＴＤＤＢ的寿命的ＭＯＳ型ＳｉＣ半导体装置。该半导体装置包括ＭＯＳ（金属氧化物半导体）结构，ＭＯＳ结构具有碳化硅（ＳｉＣ）衬底、多晶硅栅电极、插入在ＳｉＣ衬底与多晶硅栅电极之间的且通过热氧化ＳｉＣ衬底的表面所形成的栅极氧化膜、以及与ＳｉＣ衬底电接触的欧姆触点。该半导体装置还包括通过氧化多晶硅栅电极的表面所形成的多晶硅热氧化膜。栅极氧化膜的厚度为２０ｎｍ或更薄，优选为１５ｎｍ或更薄。
【技术实现步骤摘要】
本专利技术总的来说涉及 一 种用于制造碳化硅(S i c)半导体装 置的方法，尤其涉及一种用于制造具有MOS(Metal-Oxide-Semi conductor,金属氧化物半导体)结构的SiC半导体装置的栅极氧 化膜的方法。
技术介绍
存在能够在高压和高温下以极低损耗运行的碳化硅装置。 这是由于使用了大直径晶片(目前为直径达到4英寸的4H-SiC)， 由于MOS界面的^f氐沟道迁移率(low channel mobility),因而之前 使用大直径晶片存在问题。在SiC装置中，可以容易地驱动 SiC-MOS装置(MOSFET或IGBT),并且可以利用现有的Si-IGBT 简单代替SiC-MOS装置。因此，考虑将SiC-MOS装置作为具有 几kV或更低功率区(power region)的首选切换装置之一 。碳化硅半导体装置是能够通过热氧化生成二氧化硅的仅 有的宽间隙(gap)半导体装置，这是维护碳化硅半导体装置优势 的有力基础。
技术实现思路
根据在此实现的本专利技术的一个方面，形成一种碳化硅半导 体装置，其具有金属氧化物半导体结构，所述碳化硅半导体装置包括碳化硅衬底；多晶硅栅电极；栅极氧化膜，其通过热 氧化所述碳化硅衬底而形成，所述栅极氧化膜设置在所述碳化 硅衬底与所述多晶硅斥册电极之间，并且与所述石友化硅村底和所 述多晶硅栅电极相连接，其中，所述栅极氧化膜的厚度为20nm 或更薄；欧姆触点，其与所述碳化硅衬底电连接；以及多晶硅 热氧化膜，其通过氧化所述多晶硅栅电极的表面而形成。附图说明这里参考附图进行说明，在这几个附图中，相同的附图标 记表示相同部分，其中图1是根据本专利技术的第 一 实施例的半导体装置的 一 部分的 放大的剖视图2是根据第 一 实施例的另 一 半导体装置的 一 部分的放大 的剖视图3A ~ 3C是在制造第 一 实施例的半导体装置的工序阶段 中所示的该装置的剖视图4是第 一 实施例的制造工序的时间线；图5 A和5 B是在制造第 一 实施例的半导体装置的工序阶段 中所示的该装置的剖视图6 A和6 B是在制造第 一 实施例的半导体装置的工序阶段 中所示的该装置的剖视图7A和7B是在制造第 一 实施例的半导体装置的工序阶段 中所示的该装置的剖视图8是根据第 一 实施例的半导体装置的栅极氧化膜的时间 相关电介质击穿(time dependent dielectric breakdown, TDDB)特性图9是根据第 一 实施例的半导体装置的栅极绝缘膜的每单4位面积的总电荷量(QBD)的特性图IO是示出栅极氧化膜的厚度与每单位面积的总电荷量 的寿命中值之间的关系的特性图11是根据第 一 实施例的半导体装置的栅极绝缘膜的时 间相关电介质击穿特性图12是根据本专利技术的第二实施例的半导体装置的 一 部分 的剖视图13A~ 13C是在制造第二实施例的半导体装置的工序阶 段中所示的该装置的剖视图14 A和14 B是在制造第二实施例的半导体装置的工序阶 段中所示的该装置的剖视图；以及图15A~ 15C是在制造第二实施例的半导体装置的工序阶 段中所示的该装置的剖视图。具体实施例方式下面参考附图给出在此公开的实施例的详细说明。以下， 将碳化硅表示为SiC,将二氧化硅表示为Si02,将金属氧化物半 导体表示为MOS,将时间相关电介质击穿表示为TDDB,并将 介质击穿电荷(medium charge to breakdown)表示为MCTB 。除非 另有特别说明，否则将SiC村底称为村底，其中，在SiC衬底上形成外延层、其它层和电极。在已知的碳化硅半导体装置中，通过碳化硅的热氧化形成栅极氧化膜，并且栅极氧化膜存在以下问题(l)与硅衬底的热 氧化膜相比，针对时间相关电介质击穿的寿命极短；以及(2) 由于大的晶片面积而导致的高报废率(defect rate)。在SiC衬底， 尤其在41^^衬底(11=六角形)中经常出现这些问题，如表l所 示。表1对4H-SiC衬底上的栅极氧化膜的MCTB和TDDB寿命QBD (C/cm的扩展进行了比较。该数据基于以下参考文献M. Treu et al.， Materials Science Forum, Vols. 338-342 (2000)， pg. 1089; Tanimoto， Arai Kazuo and Yoshida， Sadafumi， Principle and Application of SiC Element (published by Ohmsha, 1st Ed.， 2003)， Section 3-2， Clause 4; K. Fujihira et al.， IEEE Electron Device Letters, Vol. 25 (2004), pg. 735; Senzaki et al.， Journal of Institute of Electronics, Information and Communication Engineers C， Vol. J89 C (2006)， pg. 597。根据对于具有直径约 200 pm的非常小的栅极区域的MOS电容器和具有厚度25 nm ~ 59 nm的4册才及氧化膜的多次测试得出该#:据。Qbd表示在当向4册 极氧化膜施加电流应力时所发生的TDDB之前通过栅才及氧化膜 的每单位面积的总电荷量。Qbd被广泛用作测量可靠性的指标。 T。x表示氧化的时间。表l<table>table see original document page 6</column></row><table>作为结果得到的数据显示优选l C/cn^的MCTB。然而.，与 热氧化膜的qbd相比，例如，与在Si衬底上形成的厚度为40 nm 的热氧化膜的qbd相比，该值低至少一个数量级。另外，根据 表l所示的结果，MCTB越好，寿命分布越宽。尽管MCTB测试 结果对大容量功率MOS装置或大规模MOS集成电路有利(其中，总栅极区域大)，但是该装置的实际寿命qbd非常短。本专利技术人研究了基于出版公布的数据确定SiC热氧化膜的 TDDB寿命的因素。如Yamoto The 51st Lecture of Applied Physics and Related Societies (Tokyo Institute of Technology), Lecture No. 29p-ZM-5， Lecture Script, p. 434 (2004)的专利技术人所 报告的，通过存在于SiC衬底表面上的10位置/cm2量级的大量 位错来确定不同于Si热氧化膜的市售SiC热氧化膜的TDDB寿 命。然而，表l中报告的结果是不稳定的。因此，本专利技术人得出 结论在先技术的装置不能达到由这类位错所确定的寿命。因此，设计在此所述的本专利技术的实施例，以通过提供用于 制造具有高可靠性的MOS型SiC半导体装置来克服可靠性问 题，从而提高针对栅极氧化膜TDDB的寿命。在该实施例的^仑述中，应该注意，附图是示意性的，并且 厚度与平面尺寸之间的关系、以及一层与另 一层的厚度比不是 按照比例绘制的。在一个实施例中，本文档来自技高网...
【技术保护点】
一种碳化硅半导体装置，其具有金属氧化物半导体结构，所述碳化硅半导体装置包括： 碳化硅衬底； 多晶硅栅电极； 栅极氧化膜，其通过热氧化所述碳化硅衬底而形成，所述栅极氧化膜设置在所述碳化硅衬底与所述多晶硅栅电极之间，并且与所述 碳化硅衬底和所述多晶硅栅电极相连接，其中，所述栅极氧化膜的厚度为２０ｎｍ或更薄； 欧姆触点，其与所述碳化硅衬底电连接；以及 多晶硅热氧化膜，其通过氧化所述多晶硅栅电极的表面而形成。
【技术特征摘要】
JP 2007-3-16 2007-0685721.一种碳化硅半导体装置，其具有金属氧化物半导体结构，所述碳化硅半导体装置包括碳化硅衬底；多晶硅栅电极；栅极氧化膜，其通过热氧化所述碳化硅衬底而形成，所述栅极氧化膜设置在所述碳化硅衬底与所述多晶硅栅电极之间，并且与所述碳化硅衬底和所述多晶硅栅电极相连...
【专利技术属性】
技术研发人员：谷本智，
申请(专利权)人：日产自动车株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。