自对准沟槽累加模式场效应晶体管结构及其制造方法技术

本发明专利技术公开了一种自对准沟槽累加模式场效应晶体管结构及其制造方法。该累加模式场效应晶体管包括沟槽栅极，每一个沟槽栅极都具有竖直栅极部分，所述的竖直栅极部分在半导体衬底的上表面延伸，且被侧壁间隔环绕。该累加模式场效应晶体管还包括沟槽，所述的沟槽开口与侧壁间隔对准，且大体上与沟槽栅极平行。该竖直栅极部分还包括一个由绝缘材料构成且被侧壁间隔环绕的盖子。一个势垒金属层覆盖盖子的上表面和侧壁间隔，且在沟槽的上表面延伸。沟槽由和栅极部分相同的栅极材料进行填充，实际起到附加栅极电极的作用来作为面向沟槽栅极延伸的耗尽层，从而当栅漏电压为０伏时，位于沟槽和沟槽栅极之间的漂移区域被全部耗尽。

【技术实现步骤摘要】

本专利技术涉及垂直半导体功率器件。特别的，本专利技术涉及自对准累加模式场效应晶体管(AccuFET)的结构和其制造方法。该场效应晶体管具有超小 间距可以获得具有最小化寄生双极型行为的高功率密度，而简化的制作工艺 可以生产低成本的半导体功率器件，适用于N沟道和P沟道结构。
技术介绍
由于沟槽DMOS器件的单元(cell)间距进一步縮小，传统的制造技术 和器件结构遭遇了一些技术难题。尤其是，由于寄生双极型行为的增加，减 弱了器件结构。由于单元间距变的越来越小，很难形成具有低电阻的有效的 体区触点。减少接触区域可用面积的困难导致了体区电阻的增加，进一步导 致了增加的寄生双极型电流增益。对于NMOS器件来说，增加的寄生双极型 行为减弱了器件且阻碍了器件获得高UIS率。使用累加模式场效应晶体管的器件由于NMOS器件没有P型体区，因此 具有不存在寄生双极型结构的优点。对一个N沟道器件来说，通过使用P十 掺杂栅极并且结合适当选择过的外延掺杂和栅极一栅极间隔，可以实现增强 模式的操作，从而当漏栅电压Vgs为O时，获得没有导电性的全耗尽型沟道 区域。Baliga等人在题目为"累加模式场效应晶体管 一种新的超低导通电 阻模式MOSFET"(正EE EDL,1992年8月，427页)的文章中公开了 AccuFET 器件的结构。在不同的美国专利中还公开了 AccuFET器件，例如专利号4903189中公 开了如图1A所示的器件结构。图1B所示的另外一个器件结构在专利号 5581100中公开。另外，美国专利号5844273公开了如图1C所示的不同的 AccnFET器件结构。然而，这些制造AccuFET器件的公开仍然具有局限性， 那就是不能实现小单元间距短沟道垂直AccuFET结构。另外，对于特定的应 用来说，最好将有效的体区结构集成在具有负偏压漏极的器件中。然而，制造ACCUFET器件的传统结构和制造方法不能满足以上需要。因此，在功率半导体器件设计和制造技术中仍然需要提供新的AccuFET 器件的结构和制造方法，来解决以上讨论的问题和局限。
技术实现思路
本专利技术的目的之一在于，通过使用与标准铸造工艺相兼容的制造方法， 提供一种新颖改善的具有较小单元间距的自对准短沟道的自对准沟槽 AccuFET器件的结构及其制造方法，从而解决以上所讨论导的限制和困难。特别的，本专利技术的另外一个目的在于提供一种新颖改善的具有多晶硅竖 直(stick-up)栅极的自对准沟槽AccuFET器件的结构和制造方法，该多晶 硅竖直栅极的形成是利用侧壁间隔(spacer)和氮化栅极帽来限定和对准沟 槽的位置和尺寸，因此可以获得较小的单元间距。本专利技术的另外一个目的在于提供一种新颖改善的自对准沟槽AccuFET 器件的结构和制造方法，该器件具有自对准阈值控制沟槽，并消除寄生双极 型闭锁，从而在所有操作条件下都能获得高强度，并且最大化功率器件的安 全操作区域(SOA)。本专利技术的另外一个目的在于提供一种新颖改善的具有多晶硅竖直栅极的 自对准沟槽AccuFET器件的结构和制造方法，该多晶硅竖直栅极的形成是利 用侧壁间隔和氮化栅极帽来限定和对准沟槽的位置和尺寸。另外，沟槽可以 使用不同的实现方式来满足不同应用的需要，包括但是不局限于使用肖特基 沟槽、氧化物沟槽和掺杂多晶硅沟槽。简而言之，本专利技术的一个优选实施方式公开了一种设置在半导体衬底上 的半导体功率器件。该半导体功率器件包括沟槽栅极，每一个栅极具有一个 竖直的栅极部分，该竖直栅极延伸到半导体衬底顶表面的上方，被侧壁间隔 所环绕。该半导体功率器件还包括形成在栅极之间沟道区域中的沟槽，该沟 槽与侧壁间隔自对准，且大体上平行于沟槽栅极。竖直栅极部分还包括被侧 壁间隔围绕的绝缘材料构成的盖子。 一个势垒金属层覆盖所述盖子的顶表面 和侧壁间隔，并延伸到沟槽的上表面。沟槽由和栅极部分相同的栅极材料填 充，作为附加的栅极电极来提供一个向沟槽型栅极延伸的耗尽层，由此，在 栅漏电压Vgs为0时位于沟槽和沟槽栅极之间的漂移区域则被全部耗尽。另外，该专利技术还公开了一种制造设置在半导体衬底上的半导体功率器件 的方法。该方法包括形成沟槽栅极的步骤，该沟槽栅极具有竖直栅极部分， 该竖直栅极延伸到半导体衬底顶表面的上方，由侧壁间隔所环绕。该方法还 包括一个应用自对准蚀刻工艺步骤来开设沟槽的步骤，使沟槽与侧壁间隔自 对准，并大体上与沟槽栅极平行。对于本领域的普通技术人员来说，当阅读了以下结合各个附图的优选实 施例的描述后，本专利技术的以上和其他优点和目的无疑是显而易见的。附图说明图1A到1C是由传统方法制造的传统AccuFET功率器件结构的截面图； 图2到图7是本专利技术自对准沟槽AccuFET功率器件的截面图； 图8A和8B是具有条状单元晶体管和封闭状单元晶体管的AccuFET器 件结构的透视图9是一个设置在衬底上的另外一个AccuFET器件的截面图，该器件具 有特殊的外延层结构以改善夹断(pinch-off)性能；图10A和10K是本专利技术中制造如图2所示的AccuFET功率器件的制程 步骤的一系列截面图11A—11M是本专利技术中制造如图3所示的AccuFET功率器件的制程步骤的一系列截面图12A—12K是本专利技术中制造具有沟槽AccuFET功率器件的制程歩骤的一系列截面图，所述沟槽由势垒金属填充；图13A—13M是本专利技术中制造具有沟槽AccuFET功率器件的制程歩骤的一系列截面图，所述沟槽由多晶硅填充；图14A—14L公开了器件制造过程的截面图，该过程和图13A到13M所 描述的制程类似，只是省略了在沟槽栅极区域的硼植入和可选的热处理工艺；图15A-15K是本专利技术中制造AccuFET功率器件的制程步骤的一系列截 面图，该功率器件在每一个沟槽栅极中应用肖特基。具体实施例方式图2是本专利技术具有浅植入沟槽的累加模式场效应晶体管(AccuFET)器8件100的截面图。该AccuFET器件100设置在N+硅衬底105上，作为衬底 底面上的漏极端或者电极。N+衬底105支撑N-漂移区域110-2，且该N-漂移 区域在N+漏极区域105顶部形成了第一外延层。第二 N-外延层110-1设置 在漂移区域110-2的上部。该AccuFET器件100包括若干个由多晶硅层120 填充的沟槽栅极。在一个实施例中，对于N-沟道器件来说，沟槽栅极由P-掺杂的多晶硅层120填充。每一个沟槽多晶硅栅极都被氮化物帽125覆盖， 沟槽的侧壁采用栅极氧化物层115填充。选择氮化物是由于其为介电材料， 且具有与氧化物层不同的蚀刻率。其他具有和氧化物不同蚀刻率的介电材料 也可以使用，例如氮氧化物等。该多晶硅层120在衬底的上表面延展，被氮 化物帽125覆盖，被隔离层(spacer layer) 135环绕。该AccuFET器件100还包括N+源极区域130，该区域130围绕位于衬 底上表面附近的沟槽栅极120，且该区域130在衬底区域上面、隔离层135 下面进行横向延伸，从而接触到位于第二外延层110-1上的P-型沟槽区域 140，所述第二外延层位于开设在隔离层135之间的沟槽下方。以下将在描述 制造工艺时进一步讨论到的是，该沟槽通过利用隔离层135之间的自对准 (self-alignment)的干蚀本文档来自技高网...

【技术保护点】
一种累加模式场效应晶体管，其特征在于，其包括：　沟槽栅极，所述的每个栅极都具有在所述的半导体衬底的上表面延伸的竖直栅极部分，所述的竖直栅极部分由侧壁间隔围绕；和　沟槽开口和所述的侧壁间隔对准，大体上与所述的沟槽栅极平行。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：弗兰茨娃赫尔伯特，马督儿博德，安荷叭剌，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：BM[百慕大]