【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种半导体结构及其制造方法。
技术介绍
1、随着半导体工业的不断发展，需要越来越高集成度的半导体器件，以满足消费者对优越性能和低廉价格的需求。在二维半导体器件的制造中，通过改进处理技术或优化电路设计等，可以将平面存储单元缩放到更小的尺寸。然而，随着平面存储单元的特征尺寸接近下限，平面存储单元的存储密度也接近上限。目前，三维存储器架构可以解决平面存储单元中的存储密度限制，但三维存储器的集成度还有待进一步提高。
技术实现思路
1、有鉴于此，本公开实施例为解决
技术介绍
中存在的技术问题而提供一种半导体结构及其制造方法。
2、根据本公开实施例的第一方面，提供了一种半导体结构，包括：
3、衬底，所述衬底包括核心区域和阶梯区域；
4、位于所述核心区域的至少一组有源柱堆叠结构，所述有源柱堆叠结构包括沿竖直方向依次堆叠分布的多个有源柱，所述有源柱沿第一方向延伸，所述第一方向与水平面平行；
5、位于所述阶梯区域的至少一组位线连接线叠层结构，所述位线连接线叠层结构包括沿竖直方向依次堆叠分布的多条位线连接线，一条所述位线连接线对应电连接一个所述有源柱；其中，
6、至少一条所述位线连接线包括倾斜区段，所述倾斜区段的延伸方向与水平方向之间具有夹角。
7、在一些实施例中，所述夹角的范围为15度至65度。
8、在一些实施例中，所述位线连接线还包括水平区段，所述水平区段沿第一方向延伸，所述水平区段电连接所述
9、在一些实施例中，所述半导体结构还包括至少一个位线插塞，所述位线插塞的底端电连接所述倾斜区段的顶端。
10、在一些实施例中，所述核心区域上包括多组所述有源柱堆叠结构，所述阶梯区域上包括多组所述位线连接线叠层结构；
11、所述半导体结构还包括：
12、多条位线，所述位线沿第二方向延伸，所述第二方向平行于水平面且与所述第一方向相交；一条所述位线与多组所述位线连接线叠层结构中位于同一层的所述位线连接线电连接。
13、在一些实施例中，所述有源柱包括沟道区；所述半导体结构还包括：
14、至少一条字线，所述字线沿竖直方向延伸，且所述字线围绕一组所述有源柱堆叠结构中的所述沟道区。
15、在一些实施例中，所述半导体结构还包括至少一个电容，所述电容的一个极板电连接一个所述有源柱。
16、在一些实施例中，一组所述位线连接线叠层结构中的每个所述位线连接线均包括倾斜区段。
17、在一些实施例中，每组所述位线连接线叠层结构中相邻的所述位线连接线之间的间距与所述位线连接线的厚度的比值范围为2到4。
18、在一些实施例中，一组所述位线连接线叠层结构中，相邻所述位线连接线的倾斜区段之间的间距小于等于所述有源柱堆叠结构中沿竖直方向相邻的所述有源柱之间的间距。
19、根据本公开实施例的第二方面，提供了一种半导体结构的制造方法，包括：
20、提供衬底，所述衬底包括阶梯区域和核心区域；
21、在所述衬底上方形成材料堆叠层，所述材料堆叠层包括多个沿竖直方向依次交替堆叠的半导体层和牺牲层，所述材料堆叠层包括第一子区、第二子区和第三子区，所述第一子区与所述第二子区位于所述阶梯区域，所述第三子区位于所述核心区域；所述第二子区与所述第三子区中的所述半导体层与所述牺牲层沿水平方向延伸，所述第一子区包括倾斜面，所述倾斜面与水平面之间存在夹角；
22、至少对所述第一子区与所述第二子区执行刻蚀工艺，形成若干条沿第一方向延伸的第二沟槽，所述第一方向与水平面平行，从而将所述第一子区与所述第二子区中的所述材料堆叠层刻蚀为多组位线连接线待形成层堆叠结构，所述位线连接线待形成层堆叠结构包括多层位线连接线待形成层；
23、对所述位线连接线待形成层进行处理以形成位线连接线。
24、在一些实施例中，保留所述牺牲层在半导体结构中，或者，在形成所述位线连接线待形成层堆叠结构之后，且在形成所述位线连接线之前，去除所述位线连接线待形成层堆叠结构中的所述牺牲层。
25、在一些实施例中，当保留所述牺牲层在半导体结构中时，对所述位线连接线待形成层进行处理包括：对暴露在所述第二沟槽内的所述位线连接线待形成层的侧壁进行金属硅化处理以形成金属硅化物；当在形成所述位线连接线待形成层堆叠结构之后，且在形成所述位线连接线之前去除所述牺牲层时，所述位线连接线待形成层的侧壁全部裸露，对所述位线连接线待形成层进行处理包括：对所述位线连接线待形成层进行处理包括：对所述位线连接线待形成层的裸露侧壁进行金属硅化处理以形成金属硅化物。
26、在一些实施例中，提供衬底，包括：
27、提供基底，所述基底包括第一分区、第二分区和第三分区；
28、刻蚀所述第二分区与所述第三分区，使得所述第三分区的上表面低于所述第一分区的上表面，所述第二分区的上表面成为倾斜表面，所述倾斜表面的上端连接所述第一分区的上表面，下端连接所述第三分区的上表面。
29、在一些实施例中，在所述衬底上方形成材料堆叠层，包括：
30、在所述衬底上方共形地形成初始材料堆叠层，所述初始材料堆叠层包括多个沿竖直方向依次交替堆叠的半导体层与牺牲层，位于所述核心区域上方的所述初始材料堆叠层的上表面不高于所述第一分区的上表面；
31、对所述初始材料堆叠层进行平坦化工艺，去除位于所述第一分区上方的所述初始材料堆叠层，并使得位于所述第二分区和所述第三分区上方的所述初始材料堆叠层的上表面齐平。
32、在一些实施例中，所述半导体层的材料为单晶硅，所述牺牲层的材料为硅锗，所述半导体层与所述牺牲层采用外延工艺形成；或者，
33、所述半导体层的材料为多晶硅或铟镓锌氧化物，所述牺牲层的材料为介电层，所述半导体层与所述牺牲层采用沉积工艺形成。
34、在一些实施例中，在对所述第一子区与所述第二子区执行刻蚀工艺的同一步骤中刻蚀所述第三子区，形成若干沿所述第一方向延伸的第一沟槽，所述第一沟槽与所述第二沟槽连通，从而将位于所述第三子区的所述材料堆叠层刻蚀为多组有源柱堆叠结构，每组所述有源柱堆叠结构包括多层有源柱。
35、在一些实施例中，形成多个沿第一方向延伸的第一沟槽之后，去除所述牺牲层之前，所述方法还包括：
36、形成第一介质层，所述第一介质层填充所述第一沟槽并覆盖所述材料堆叠层的上表面；
37、对所述第三子区进行刻蚀工艺，去除所述第一沟槽内的部分所述第一介质层，形成多个第三沟槽和多个第四沟槽，多个所述第三沟槽沿第二方向排列，多个所述第四沟槽沿所述第二方向排列，所述第二方向平行于水平面且与所述第一方向相交；
38、去除暴露于所述第三沟槽与所述第四沟槽内的所述牺牲层，使得所述第三沟槽在所述第二方向上连通形成第一本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述夹角的范围为15度至65度。
3.根据权利要求1所述的半导体结构，其特征在于，
4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
5.根据权利要求1所述的半导体结构，其特征在于，
6.根据权利要求1所述的半导体结构，其特征在于，
7.根据权利要求1所述的半导体结构，其特征在于，还包括：
8.根据权利要求1所述的半导体结构，其特征在于，
9.根据权利要求1所述的半导体结构，其特征在于，每组所述位线连接线叠层结构中相邻的所述位线连接线之间的间距与所述位线连接线的厚度的比值范围为2到4。
10.根据权利要求1所述的半导体结构，其特征在于，一组所述位线连接线叠层结构中，相邻所述位线连接线的倾斜区段之间的间距小于等于所述有源柱堆叠结构中沿竖直方向相邻的所述有源柱之间的间距。
11.一种半导体结构的制备方法，其特征在于，包括：
12.根据权利要求11
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，当保留所述牺牲层在半导体结构中时，对所述位线连接线待形成层进行处理包括：对暴露在所述第二沟槽内的所述位线连接线待形成层的侧壁进行金属硅化处理以形成金属硅化物；当在形成所述位线连接线待形成层堆叠结构之后，且在形成所述位线连接线之前去除所述牺牲层时，所述位线连接线待形成层的侧壁全部裸露，对所述位线连接线待形成层进行处理包括：对所述位线连接线待形成层的裸露侧壁进行金属硅化处理以形成金属硅化物。
14.根据权利要求11所述的半导体结构的制备方法，其特征在于，
15.根据权利要求14所述的半导体结构的制备方法，其特征在于，在所述衬底上方形成材料堆叠层，包括：
16.根据权利要求15所述的半导体结构的制备方法，其特征在于，
17.根据权利要求11所述的半导体结构的制备方法，其特征在于，
18.根据权利要求17所述的半导体结构的制备方法，其特征在于，形成多个沿第一方向延伸的第一沟槽之后，去除所述牺牲层之前，所述方法还包括：
19.根据权利要求18所述的半导体结构的制备方法，其特征在于，形成所述第一网状支撑结构与所述第二网状支撑结构之后，所述方法还包括：
20.根据权利要求17所述的半导体结构的制备方法，其特征在于，
21.根据权利要求20所述的半导体结构的制备方法，其特征在于，在形成多个所述隔离结构之后，所述方法还包括：
22.根据权利要求11所述的半导体结构的制备方法，其特征在于，
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述夹角的范围为15度至65度。
3.根据权利要求1所述的半导体结构，其特征在于，
4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
5.根据权利要求1所述的半导体结构，其特征在于，
6.根据权利要求1所述的半导体结构，其特征在于，
7.根据权利要求1所述的半导体结构，其特征在于，还包括：
8.根据权利要求1所述的半导体结构，其特征在于，
9.根据权利要求1所述的半导体结构，其特征在于，每组所述位线连接线叠层结构中相邻的所述位线连接线之间的间距与所述位线连接线的厚度的比值范围为2到4。
10.根据权利要求1所述的半导体结构，其特征在于，一组所述位线连接线叠层结构中，相邻所述位线连接线的倾斜区段之间的间距小于等于所述有源柱堆叠结构中沿竖直方向相邻的所述有源柱之间的间距。
11.一种半导体结构的制备方法，其特征在于，包括：
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，当保留所述牺牲层在半导体结构中时，对所述位线连接线待形成层进行处理包括：对暴露在所述第二沟槽内...
【专利技术属性】
技术研发人员：黄猛，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。