【技术实现步骤摘要】
本专利技术构思的各方面涉及半导体封装件，尤其涉及一种直接接合的半导体封装件以及制造该半导体封装件的方法。
技术介绍
1、在半导体工业中，已经要求半导体器件和使用此半导体器件的电子产品具有高容量、薄且具有小尺寸，因此已经提议了各种封装技术。各种封装技术中的一种方法是垂直地堆叠多个半导体芯片以实现高密度芯片堆叠这一封装技术。与由一个半导体芯片组成的常规封装相比，这种封装技术具有能够在小面积上集成具有各种功能的半导体芯片的优点。
2、提供了一种半导体封装件以实现适用于电子产品的集成电路芯片。半导体封装件通常被构造为使得半导体芯片安装在印刷电路板上并且使用接合线或凸块将半导体芯片电连接到印刷电路板。随着电子工业的发展，已经进行了各种研究以改善半导体封装件的可靠性和耐久性。
技术实现思路
1、本专利技术构思的一些实施例提供了具有提高的结构稳定性的半导体封装件以及制造此半导体封装件的方法。
2、本专利技术构思的一些实施例提供了具有半导体芯片之间的良好电连接的半导体封装件以及制造此半导体封装件的方法。
3、根据本专利技术构思的一些实施例，半导体封装件可以包括：下部结构；以及上部结构，所述上部结构位于所述下部结构上。所述下部结构可以包括：第一半导体衬底；第一贯通通路，所述第一贯通通路垂直地穿过所述第一半导体衬底；第一信号焊盘，所述第一信号焊盘位于所述第一半导体衬底上，其中，所述第一信号焊盘连接到所述第一贯通通路；第一虚设焊盘，所述第一虚设焊盘位于所述第一半导体衬
4、根据本专利技术构思的一些实施例，半导体封装件可以包括：下部结构；以及上部结构，所述上部结构位于所述下部结构上。所述下部结构可以包括：第一半导体衬底，所述第一半导体衬底具有第一区域和在所述第一区域的一侧的第二区域；第一贯通通路，所述第一贯通通路在所述第一区域上，其中，所述第一贯通通路垂直地穿过所述第一半导体衬底；第一信号焊盘，所述第一信号焊盘在所述第一区域上，其中，所述第一信号焊盘位于所述第一半导体衬底上并且连接到所述第一贯通通路；第一虚设焊盘，所述第一虚设焊盘在所述第二区域上，其中，所述第一虚设焊盘位于所述第一半导体衬底上并且是与所述第一贯通通路电浮置的；以及第一电介质层，所述第一电介质层位于所述第一半导体衬底上，其中，所述第一电介质层围绕所述第一信号焊盘和所述第一虚设焊盘。所述上部结构可以包括：第二半导体衬底；第二信号焊盘，所述第二信号焊盘位于所述第二半导体衬底上；以及第二电介质层，所述第二电介质层位于所述第二半导体衬底上，其中，所述第二电介质层围绕所述第二信号焊盘。所述第一电介质层和所述第二电介质层可以彼此接触。每个所述第一信号焊盘和相应的一个所述第二信号焊盘可以构成由相同材料形成的单个整体。所述第一虚设焊盘的布置节距可以是所述第一信号焊盘的布置节距的大约0.5倍至大约1.5倍。
5、根据本专利技术构思的一些实施例，半导体封装件可以包括：衬底；半导体裸片，所述半导体裸片堆叠在所述衬底上；以及模制层，所述模制层位于所述衬底上，其中，所述模制层围绕所述裸片。每个所述裸片可以包括：半导体衬底，所述半导体衬底具有器件区域和围绕所述器件区域的划片道区域；第一信号焊盘，所述第一信号焊盘在所述器件区域上，其中，所述第一信号焊盘位于所述半导体衬底的无源表面上；第一虚设焊盘，所述第一虚设焊盘在所述器件区域上，其中，所述第一虚设焊盘在所述半导体衬底的所述无源表面上，并且所述第一虚设焊盘位于所述第一信号焊盘之间；第二虚设焊盘，所述第二虚设焊盘在所述划片道区域上，其中，所述第二虚设焊盘位于所述半导体衬底的所述无源表面上；以及贯通通路，所述贯通通路垂直地穿过所述半导体衬底，其中，所述贯通通路连接到所述第一信号焊盘。彼此垂直地相邻的所述裸片可以彼此接触并且接合。所述第一信号焊盘的顶表面可以是平坦的。至少一个所述第二虚设焊盘可以具有朝向所述半导体衬底凹陷的凹入部分。
本文档来自技高网...【技术保护点】
1.一种半导体封装件，所述半导体封装件包括：
2.根据权利要求1所述的半导体封装件，其中，所述第一虚设焊盘和所述第一信号焊盘当中的彼此相邻的所述第一虚设焊盘和所述第一信号焊盘之间的第三间隔是所述第一信号焊盘之间的所述第二间隔的0.5倍至1.5倍。
3.根据权利要求1所述的半导体封装件，其中，所述第一虚设焊盘的宽度是所述第一信号焊盘的宽度的0.8倍至1.2倍。
4.根据权利要求1所述的半导体封装件，其中，所述下部结构中的所述第一信号焊盘的数目是所述下部结构中的所述第一虚设焊盘的数目的10倍至100倍。
5.根据权利要求1所述的半导体封装件，其中，所述第一信号焊盘和所述第一虚设焊盘为圆形平面形状、四边形平面形状、八边形平面形状或其他多边形平面形状。
6.根据权利要求1所述的半导体封装件，其中，当在平面图中观察时，所述第一虚设焊盘以正方形方式或蜂巢状方式布置。
7.根据权利要求1所述的半导体封装件，其中，所述下部结构还包括位于所述第一半导体衬底中并且连接到所述第一虚设焊盘的虚设布线线路，并且
8.根据权
9.根据权利要求8所述的半导体封装件，其中，
10.根据权利要求1所述的半导体封装件，其中，
11.根据权利要求1所述的半导体封装件，其中，所述第一信号焊盘的顶表面和所述第一电介质层的顶表面是平坦的并且彼此共面。
12.一种半导体封装件，所述半导体封装件包括：
13.根据权利要求12所述的半导体封装件，其中，所述第一信号焊盘中的一个第一信号焊盘与所述第一虚设焊盘中的一个第一虚设焊盘之间的第一间隔是所述第一信号焊盘之间的第二间隔的0.5倍至1.5倍，所述第一信号焊盘中的所述一个第一信号焊盘和所述第一虚设焊盘中的所述一个第一虚设焊盘相邻于所述第一区域与所述第二区域之间的界面。
14.根据权利要求12所述的半导体封装件，其中，
15.根据权利要求12所述的半导体封装件，其中，
16.根据权利要求12所述的半导体封装件，其中，
17.根据权利要求12所述的半导体封装件，其中，所述第一电介质层的顶表面和所述第一信号焊盘的顶表面是平坦的并且彼此共面。
18.根据权利要求12所述的半导体封装件，其中，至少一个所述第一虚设焊盘具有从所述第一电介质层的顶表面朝向所述第一半导体衬底凹陷的凹入部分。
19.根据权利要求18所述的半导体封装件，其中，所述第一区域与所述第一虚设焊盘之间的距离的增加对应于所述第一虚设焊盘的所述凹入部分的深度的增加。
20.一种半导体封装件，所述半导体封装件包括：
...【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：
2.根据权利要求1所述的半导体封装件，其中，所述第一虚设焊盘和所述第一信号焊盘当中的彼此相邻的所述第一虚设焊盘和所述第一信号焊盘之间的第三间隔是所述第一信号焊盘之间的所述第二间隔的0.5倍至1.5倍。
3.根据权利要求1所述的半导体封装件，其中，所述第一虚设焊盘的宽度是所述第一信号焊盘的宽度的0.8倍至1.2倍。
4.根据权利要求1所述的半导体封装件，其中，所述下部结构中的所述第一信号焊盘的数目是所述下部结构中的所述第一虚设焊盘的数目的10倍至100倍。
5.根据权利要求1所述的半导体封装件，其中，所述第一信号焊盘和所述第一虚设焊盘为圆形平面形状、四边形平面形状、八边形平面形状或其他多边形平面形状。
6.根据权利要求1所述的半导体封装件，其中，当在平面图中观察时，所述第一虚设焊盘以正方形方式或蜂巢状方式布置。
7.根据权利要求1所述的半导体封装件，其中，所述下部结构还包括位于所述第一半导体衬底中并且连接到所述第一虚设焊盘的虚设布线线路，并且
8.根据权利要求1所述的半导体封装件，其中，
9.根据权利要求8所述的半导体封装件，其中，
10.根据权利要求1所述的半导体封装件，其中，
11.根据权利要求1...
【专利技术属性】
技术研发人员：全光宰，金暋起，申亨澈，李元一，李赫宰，赵恩彬，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。