半导体器件及其制备方法技术

一种半导体器件的制备方法，包括：提供基底，基底具有第一类型阱区及第二类型阱区；执行第一次离子掺杂，于第一类型阱区内形成第二类型源漏区，于第二类型阱区内形成掺杂区；形成第一掩膜层，第一掩膜层覆盖第二类型源漏区，且显露掺杂区；至少去除部分掺杂区；执行第二次离子掺杂，于第二类型阱区内形成第一类型源漏区，第一次离子掺杂与第二次离子掺杂的掺杂类型互补；形成第一源漏接触及第二源漏接触，第一源漏接触与第一类型源漏区连接，第二源漏接触与第二类型源漏区连接，在垂直半导体器件顶面的方向上，第一源漏接触与第一类型源漏区的连接面低于第二源漏接触与第二类型源漏区的连接面。所述方法仅采用一道光罩就能实现形成CMOS晶体管的目的，也保证了CMOS晶体管的性能不受损失。

【技术实现步骤摘要】

本公开涉及集成电路领域，尤其涉及一种半导体器件及其制备方法。

技术介绍

1、cmos(complementary metal oxide semiconductor，互补金属氧化物半导体)由绝缘场效应晶体管组成，由于只有一种载流子，因而是一种单极型晶体管集成电路，其基本结构是一个n沟道mos管和一个p沟道mos管。

2、cmos被广泛应用在各种类型的半导体器件中，例如，存储器、图像传感器等。随着科技的发展，半导体器件的需求量及应用范围越来越大，提高cmos的生产效率，降低生产成本成为目前研究的重点项目之一。

技术实现思路

1、本公开实施例所要解决的技术问题是，提供一种半导体器件及其制备方法，其能够提供生产效率，降低生产成本。

2、为了解决上述问题，本公开实施例提供了一种半导体器件的制备方法，包括：提供基底，所述基底具有第一类型阱区及第二类型阱区；执行第一次离子掺杂，于所述第一类型阱区内形成第二类型源漏区，于所述第二类型阱区内形成掺杂区；形成第一掩膜层，所述第一掩膜层覆盖所述第二类型源漏本文档来自技高网...

【技术保护点】

1.一种半导体器件的制备方法，其特征在于，包括：

2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一类型阱区为N型阱区，所述第二类型阱区为P型阱区，所述执行第一次离子掺杂的步骤包括执行P型杂质掺杂，所述执行第二次离子掺杂包括执行N型杂质掺杂。

3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述执行P型杂质掺杂的步骤中或者之前包括：执行锗离子和/或碳离子掺杂。

4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一类型阱区为P型阱区，所述第二类型阱区为N型阱区，所述执行第一次离子掺杂的步骤包括执行N型杂质掺杂，所述执行第...

【技术特征摘要】

1.一种半导体器件的制备方法，其特征在于，包括：

2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一类型阱区为n型阱区，所述第二类型阱区为p型阱区，所述执行第一次离子掺杂的步骤包括执行p型杂质掺杂，所述执行第二次离子掺杂包括执行n型杂质掺杂。

3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述执行p型杂质掺杂的步骤中或者之前包括：执行锗离子和/或碳离子掺杂。

4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一类型阱区为p型阱区，所述第二类型阱区为n型阱区，所述执行第一次离子掺杂的步骤包括执行n型杂质掺杂，所述执行第二次离子掺杂包括执行p型杂质掺杂。

5.如权利要求1所述的半导体器件的制备方法，其特征在于，至少去除部分所述掺杂区的步骤包括：

6.如权利要求1所述的半导体器件的制备方法，其特征在于，至少去除部分所述掺杂区的步骤中，去除深度为3～5纳米。

7.如权利要求1所述的半导体器件的制备方法，其特征在于，在所述执行第一次离子掺杂的步骤之前包括：

8.如权利要求7所述的半导体器件的制备方法，其特征在于，在图案化所述第一介质层，形成第一过孔及第二过孔的步骤中，过刻蚀所述基底，使所述第一过孔及所述第二过孔均延伸至所述基底内。

9.如权利要求7所述的半导体器件的制备方法，其特征在于，所述形成第一掩膜层的步骤包括：

10.如权利要求7所述的半导体器件的制备方法，其特征在于，在所述形成第一介质层之前还包括如下步骤：在所述基底上形成第一栅极结构及第二栅极结构，所述第一栅极结构设置在所述第二类型阱区表面，所...

【专利技术属性】
技术研发人员：胡建城，曺奎锡，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：