System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及集成电路制造,特别涉及一种精抛光方法、掩模基版及半导体器件的制备方法。
技术介绍
1、随着半导体技术的不断发展,光刻技术经历了紫外光刻技术(ultraviolet,uv)、深紫外光刻技术(deep ultra-violet,duv)和极紫外光刻技术(extreme ultra-violet,euv)的迭代。其中,euv光刻采用波长为10nm~14nm的极紫外光作为光源,可将光刻技术扩展到32nm以下的特征尺寸。且因大多数材料对波长为13.5nm的euv有着较高的吸收率,故euv光刻采用反射式光刻系统,且euv掩模基版也是反射式掩模基版。
2、请参阅图1,现有的euv掩模基版为了提高反射率,在掩模衬底100上堆叠多层mo/si布拉格反射层101(例如设置50层以上mo/si布拉格反射层101),以利用相消干涉,增强反射。以及,在所述mo/si布拉格反射层101上还层叠有覆盖层102和若干层吸收层103;所述覆盖层102的材料一般选用钌(ru),用于保护并防止mo/si布拉格反射层101氧化;所述吸收层103的材料一般选用ta基材料(如:tabo、tan、tabn)或是cr基材料(如:crn、cron),用于吸收euv。且在其他的euv掩模基版中还会在所述吸收层103上继续沉积硬掩模层,以提高光刻构图效果。基于此,euv掩模基版对于掩模衬底100的平坦度要求非常高。如图1和图2所示,若所述掩模衬底100表面存在凸出结构p和/或凹坑t等缺陷,不仅会逐层凸显于所述掩模衬底100上的各个膜层表面,还会随着这膜层数
3、因此,亟需一种新的精抛光方法,以提高衬底的平坦度。
技术实现思路
1、本专利技术的目的在于提供一种精抛光方法、掩模基版及半导体器件的制备方法,以解决如何提高衬底的平坦度的问题。
2、为解决上述技术问题,本专利技术提供一种精抛光方法,包括:
3、提供一衬底;
4、对所述衬底施加预设电压,以使所述衬底表面呈正电势;或,在所述衬底表面形成导电膜层,并对所述导电膜层施加预设电压,以使所述导电膜层表面呈正电势;
5、采用电子束抛光工艺至少抛光所述导电膜层的表面。
6、可选的,在所述的精抛光方法中,在对所述衬底施加预设电压,以使所述衬底表面呈正电势;或,在所述衬底表面形成导电膜层,并对所述导电膜层施加预设电压,以使所述导电膜层表面呈正电势之前,所述精抛光方法还包括:
7、对所述衬底表面执行碳旋涂工艺,以填补所述衬底表面的凹坑。
8、可选的,在所述的精抛光方法中,当所述衬底为导体时,对所述衬底施加预设电压,以使所述衬底表面呈正电势;当所述衬底为绝缘体或半导体体时,在所述衬底表面形成导电膜层,并对所述导电膜层施加预设电压,以使所述导电膜层表面呈正电势;
9、以及,在所述衬底表面形成导电膜层的过程包括:
10、采用金属离子植入工艺在所述衬底表面内形成所述导电膜层,以使所述衬底表面具有导电性;或,采用薄膜沉积工艺在所述衬底表面上形成所述导电膜层。
11、可选的,在所述的精抛光方法中,在采用电子束抛光工艺至少抛光所述导电膜层的表面的过程中,采用电子束靶向去除所述导电膜层的表面的凸出结构。
12、可选的,在所述的精抛光方法中,采用扫描电子显微镜执行所述电子束抛光工艺。
13、基于同一专利技术构思,本专利技术还提供一种掩模基版的制备方法,包括:
14、步骤一:提供一衬底;
15、步骤二:在所述衬底表面上形成至少一层布拉格反射层;
16、步骤三:对所述布拉格反射层施加预设电压,并至少使位于顶层的所述布拉格反射层的表面呈正电势;
17、步骤四:采用电子束抛光工艺抛光位于顶层的所述布拉格反射层的表面;
18、步骤五:在位于顶层的所述布拉格反射层上形成若干层所述布拉格反射层,并重复执行所述步骤三至所述步骤四,直至位于顶层的所述布拉格反射层的表面的平坦度符合预设要求。
19、可选的,在所述的掩模基版的制备方法中,在执行所述步骤二之前,对所述衬底表面执行碳旋涂工艺,以填补所述衬底表面的凹坑。
20、可选的,在所述的掩模基版的制备方法中,执行所述步骤四的过程中,采用电子束靶向去除位于顶层的所述布拉格反射层的表面的凸出结构。
21、可选的,在所述的掩模基版的制备方法中,在执行所述步骤五之后,且形成的所述布拉格反射层的层数符合预设要求之后,所述掩模基版的制备方法还包括:
22、在位于顶层的所述布拉格反射层上依次形成覆盖层、若干层吸收层和硬掩模层;以及,在所述衬底的底面形成背面导电层;
23、对所述衬底表面的所述布拉格反射层、所述覆盖层、所述吸收层和所述硬掩模层执行至少一次图案化处理,以形成掩模基版。
24、基于同一专利技术构思,本专利技术还提供一种半导体器件的制备方法,包括所述的精抛光方法。
25、综上所述,本专利技术提供一种精抛光方法、掩模基版及半导体器件的制备方法。相较于现有技术,本专利技术对所述衬底施加预设电压,以使所述衬底表面呈正电势;或,在所述衬底的表面形成导电膜层,并向所述导电膜层施加预设电压,以使所述导电膜层表面呈正电势。其中,本专利技术利用所述衬底或所述导电膜层材料的导电性,使正电荷汇集于所述衬底或所述导电膜层的表面。且基于所述衬底表面的凸起形貌,所述导电膜层的表面也具有凸起形貌,则大量的正电荷会密集地汇聚于所述衬底或所述导电膜层表面上的凸起结构上,从而能够在电子束抛光过程中精准捕捉电子束,以利用电子束进行靶向轰击。且在所述电子束的轰击过程中,高能电子的动能转换为热能和机械能,并作用于所述凸出结构上,以实现对所述衬底或所述导电膜层的原子级精准抛光。且相较于现有工艺中的其他精抛设备,电子束抛光设备的成本较低,利于降低制备成本。
本文档来自技高网...【技术保护点】
1.一种精抛光方法,其特征在于,包括:
2.根据权利要求1所述的精抛光方法,其特征在于,在对所述衬底施加预设电压,以使所述衬底表面呈正电势;或,在所述衬底表面形成导电膜层,并对所述导电膜层施加预设电压,以使所述导电膜层表面呈正电势之前,所述精抛光方法还包括:
3.根据权利要求1或2所述的精抛光方法,其特征在于,当所述衬底为导体时,对所述衬底施加预设电压,以使所述衬底表面呈正电势;当所述衬底为绝缘体或半导体体时,在所述衬底表面形成导电膜层,并对所述导电膜层施加预设电压,以使所述导电膜层表面呈正电势;
4.根据权利要求1或2所述的精抛光方法,其特征在于,在采用电子束抛光工艺至少抛光所述导电膜层的表面的过程中,采用电子束靶向去除所述导电膜层的表面的凸出结构。
5.根据权利要求1或2所述的精抛光方法,其特征在于,采用扫描电子显微镜执行所述电子束抛光工艺。
6.一种掩模基版的制备方法,其特征在于,包括:
7.根据权利要求6所述的掩模基版的制备方法,其特征在于,在执行所述步骤二之前,对所述衬底表面执行碳旋涂工艺,以填补所
8.根据权利要求6或7所述的掩模基版的制备方法,其特征在于,执行所述步骤四的过程中,采用电子束靶向去除位于顶层的所述布拉格反射层的表面的凸出结构。
9.根据权利要求6或7所述的掩模基版的制备方法,其特征在于,在执行所述步骤五之后,且形成的所述布拉格反射层的层数符合预设要求之后,所述掩模基版的制备方法还包括:
10.一种半导体器件的制备方法,其特征在于,包括如权利要求1~5中任意一项所述的精抛光方法。
...【技术特征摘要】
1.一种精抛光方法,其特征在于,包括:
2.根据权利要求1所述的精抛光方法,其特征在于,在对所述衬底施加预设电压,以使所述衬底表面呈正电势;或,在所述衬底表面形成导电膜层,并对所述导电膜层施加预设电压,以使所述导电膜层表面呈正电势之前,所述精抛光方法还包括:
3.根据权利要求1或2所述的精抛光方法,其特征在于,当所述衬底为导体时,对所述衬底施加预设电压,以使所述衬底表面呈正电势;当所述衬底为绝缘体或半导体体时,在所述衬底表面形成导电膜层,并对所述导电膜层施加预设电压,以使所述导电膜层表面呈正电势;
4.根据权利要求1或2所述的精抛光方法,其特征在于,在采用电子束抛光工艺至少抛光所述导电膜层的表面的过程中,采用电子束靶向去除所述导电膜层的表面的凸出结构。
5.根据权利要求...
【专利技术属性】
技术研发人员:季明华,
申请(专利权)人:上海传芯半导体有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。