【技术实现步骤摘要】
本专利技术属于微电子器件，涉及一种gan基混合栅增强型高电子迁移率晶体管结构及其制备方法。
技术介绍
1、gan作为一种宽禁带、高击穿场强、高电子饱和漂移速度的第三代半导体材料，近年来在射频、功率电子领域获得了广泛关注。gan材料存在极化效应，其与algan等材料形成的异质结界面具有高浓度、高迁移率的二维电子气，基于异质结的高电子迁移率晶体管(high electron mobility transistor,hemt)具有高耐压能力、高开关速度和高功率密度的特点，有望在电源转换电路中取代传统硅基器件。
2、gan基高电子迁移率晶体管具有多种结构，其中p-gan肖特基栅hemt作为增强型器件之一，具有驱动简单、寄生参数小等优点，在电力电子领域具有广阔的应用空间。然而，器件栅极的p-gan层在开通时为浮置状态，关态偏置下p-gan层中存储的电荷无法在器件开通后短时间内排出，导致器件阈值电压漂移，引发导通损耗增大、器件误开通等问题。此外，关态应力下器件高场出现在栅电极靠近漏电极一侧的边缘，引发器件关态漏电和击穿等可靠性问题，有待进一步研究和改进。
技术实现思路
1、为了克服上述技术问题，本专利技术提出一种gan基混合栅增强型高电子迁移率晶体管(hemt)结构及其制备方法，以解决目前p-gan肖特基栅hemt存在的阈值电压不稳定问题，同时提高器件耐压能力。
2、本专利技术的gan基混合栅增强型高电子迁移率晶体管在p-gan栅与漏电极之间引入金属-绝缘体-半导体(m
3、本专利技术的技术方案如下：
4、一种gan基混合栅增强型高电子迁移率晶体管，其特征在于，其栅极由一个p-gan栅和一个mis栅联合组成，所述mis栅位于p-gan栅和漏电极之间，mis栅的开启电压低于p-gan栅的阈值电压。
5、具体的，本专利技术提供的gan基混合栅增强型hemt包括衬底、缓冲层、势垒层、p-gan帽层、介质层、源极、漏极和栅极，其中，缓冲层和势垒层依次层叠在衬底上，p-gan帽层位于势垒层上，源极和漏极分别位于p-gan帽层两侧，在p-gan帽层靠近漏极的一侧设有深度不超过势垒层厚度的凹槽，源极、p-gan帽层、漏极之间为介质层覆盖，栅极位于p-gan帽层上并延伸至所述凹槽上，形成p-gan栅和mis栅组成的混合栅。
6、上述gan基混合栅增强型hemt中，所述源极和漏极与势垒层或缓冲层形成欧姆接触；栅极与p-gan帽层形成肖特基接触。
7、上述gan基混合栅增强型hemt中，所述介质层可以是单层介质层也可以是由双层介质组成的复合介质层。
8、上述gan基混合栅增强型hemt中，所述衬底可以是si衬底、蓝宝石衬底、gan衬底或sic衬底。
9、所述缓冲层的材料可以是gan、aln、alxga1-xn(0≤x≤0.3)或它们的组合，可选的，所述缓冲层掺杂浓度为1017～1019cm-3的c或fe元素，以降低衬底漏电，改善器件性能。所述缓冲层的厚度优选为2～5μm。
10、所述势垒层的材料可以是alyga1-yn(0.15≤y≤0.25)，厚度为10～20nm。
11、所述p-gan帽层厚度优选为50～120nm，掺杂浓度优选为1～3×1019cm-3。
12、所述介质层的材料可以是al2o3、sio2或sin，其覆盖在所述凹槽中势垒层上的部分厚度为5～100nm，而作为源、漏、栅之间钝化层的介质层部分厚度可以大于100nm；所述凹槽的宽度不超过5μm。
13、上述gan基混合栅增强型hemt各区域的长度、厚度、掺杂浓度等参数的变化取决于不同的设计需求和制备工艺。值得注意的是，本专利技术的重点在于栅极由一个p-gan栅和一个mis栅联合组成，减少了关态栅极电荷存储，缓解了器件阈值电压漂移的问题，并有利于降低栅极漏电，提高器件关态击穿电压。可以理解，在不脱离本专利技术的范围内，可以有其他结构、材料和参数的变化，不同的结构、材料和工艺可以相互组合来实现相同的目的。
14、本专利技术还提供了所述gan基混合栅增强型hemt的制备方法，包括以下步骤：
15、1)在衬底上依次外延生长缓冲层、势垒层和p-gan层；
16、2)通过光刻定义和刻蚀p-gan层，形成p-gan帽层；
17、3)在p-gan帽层一侧刻蚀部分势垒层形成mis栅凹槽，凹槽深度不超过势垒层的厚度；
18、4)在步骤3)获得的结构上整体沉积介质材料，形成介质层；
19、5)在p-gan帽层两侧通过光刻定义和刻蚀形成源漏凹槽，源漏凹槽中刻蚀掉部分或全部势垒层，然后制备源极金属和漏极金属；
20、6)通过光刻定义和刻蚀去除p-gan帽层上的介质层形成刻蚀窗口，然后制备栅极金属，使栅极金属完全覆盖该刻蚀窗口、与p-gan帽层形成肖特基接触，并在横向上完全覆盖mis栅凹槽，完成gan基混合栅增强型hemt的制备。
21、上述步骤3)在刻蚀形成mis栅凹槽之前可以增加沉积钝化层的步骤，在刻蚀mis栅凹槽时将其中的钝化层刻蚀掉。所述钝化层也为介质材料，与步骤4)制备的介质层构成复合介质层。
22、与现有技术相比，本专利技术的技术效果主要体现在：
23、(1)本专利技术提出的gan基混合栅增强型hemt器件结构在保证器件增强型的前提下，减少了关态栅极电荷存储，缓解了器件阈值电压漂移的问题；
24、(2)本专利技术提出的gan基混合栅增强型hemt器件结构改善了p-gan肖特基栅边缘的电场尖峰，有利于降低栅极漏电，提高器件关态击穿电压。
本文档来自技高网...【技术保护点】
1.一种GaN基混合栅增强型高电子迁移率晶体管，其特征在于，其栅极由一个p-GaN栅和一个MIS栅联合组成，所述MIS栅位于p-GaN栅和漏电极之间，MIS栅的开启电压低于p-GaN栅的阈值电压。
2.如权利要求1所述的GaN基混合栅增强型高电子迁移率晶体管，其特征在于，所述GaN基混合栅增强型高电子迁移率晶体管包括衬底、缓冲层、势垒层、p-GaN帽层、介质层、源极、漏极和栅极，其中，缓冲层和势垒层依次层叠在衬底上，p-GaN帽层位于势垒层上，源极和漏极分别位于p-GaN帽层两侧，在p-GaN帽层靠近漏极的一侧设有深度不超过势垒层厚度的凹槽，源极、p-GaN帽层、漏极之间为介质层覆盖，栅极位于p-GaN帽层上并延伸至所述凹槽上，形成p-GaN栅和MIS栅组成的混合栅。
3.如权利要求2所述的GaN基混合栅增强型高电子迁移率晶体管，其特征在于，所述源极和漏极与势垒层或缓冲层形成欧姆接触；所述栅极与p-GaN帽层形成肖特基接触。
4.如权利要求2所述的GaN基混合栅增强型高电子迁移率晶体管，其特征在于，所述介质层是单层介质层或是由双层介质组成的复合
5.如权利要求2所述的GaN基混合栅增强型高电子迁移率晶体管，其特征在于，所述衬底是Si衬底、蓝宝石衬底、GaN衬底或SiC衬底；所述缓冲层的材料是GaN、AlN、AlxGa1-xN或它们的组合，其中0≤x≤0.3。
6.如权利要求2所述的GaN基混合栅增强型高电子迁移率晶体管，其特征在于，所述势垒层的材料是AlyGa1-yN，厚度为10～20nm，其中0.15≤y≤0.25。
7.如权利要求2所述的GaN基混合栅增强型高电子迁移率晶体管，其特征在于，所述p-GaN帽层的厚度为50～120nm，掺杂浓度为1～3×1019cm-3。
8.如权利要求2所述的GaN基混合栅增强型高电子迁移率晶体管，其特征在于，所述介质层的材料是Al2O3、SiO2或SiN，其覆盖在所述凹槽中势垒层上的部分厚度为5～100nm，所述凹槽的宽度不超过5μm。
9.权利要求1～8任一所述GaN基混合栅增强型高电子迁移率晶体管的制备方法，包括以下步骤：
10.如权利要求9所述的制备方法，其特征在于，步骤3)在刻蚀形成MIS栅凹槽之前增加沉积钝化层的步骤，在刻蚀MIS栅凹槽时将其中的钝化层刻蚀掉；所述钝化层为介质材料，与步骤4)制备的介质层构成复合介质层。
...【技术特征摘要】
1.一种gan基混合栅增强型高电子迁移率晶体管，其特征在于，其栅极由一个p-gan栅和一个mis栅联合组成，所述mis栅位于p-gan栅和漏电极之间，mis栅的开启电压低于p-gan栅的阈值电压。
2.如权利要求1所述的gan基混合栅增强型高电子迁移率晶体管，其特征在于，所述gan基混合栅增强型高电子迁移率晶体管包括衬底、缓冲层、势垒层、p-gan帽层、介质层、源极、漏极和栅极，其中，缓冲层和势垒层依次层叠在衬底上，p-gan帽层位于势垒层上，源极和漏极分别位于p-gan帽层两侧，在p-gan帽层靠近漏极的一侧设有深度不超过势垒层厚度的凹槽，源极、p-gan帽层、漏极之间为介质层覆盖，栅极位于p-gan帽层上并延伸至所述凹槽上，形成p-gan栅和mis栅组成的混合栅。
3.如权利要求2所述的gan基混合栅增强型高电子迁移率晶体管，其特征在于，所述源极和漏极与势垒层或缓冲层形成欧姆接触；所述栅极与p-gan帽层形成肖特基接触。
4.如权利要求2所述的gan基混合栅增强型高电子迁移率晶体管，其特征在于，所述介质层是单层介质层或是由双层介质组成的复合介质层。
5.如权利要求2所述的gan基混合栅增强型...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。