一种单相时钟传输管绝热逻辑电路及全加器和５－２压缩器制造技术

本发明专利技术公开了一种单相时钟传输管绝热逻辑电路，特点是包括逻辑赋值电路和能量恢复电路，能量恢复电路由两个ｐＭＯＳ管即第一ｐＭＯＳ管和第二ｐＭＯＳ管构成，第一ｐＭＯＳ管的源极和第二ｐＭＯＳ管的源极并接于功率时钟端，逻辑赋值电路由四个ｎＭＯＳ传输管即第五ｎＭＯＳ管、第六ｎＭＯＳ管、第七ｎＭＯＳ管和第八ｎＭＯＳ管构成，优点在于结合单相功率时钟绝热逻辑（ＣＡＬ）及互补传输管逻辑（ＣＰＬ）的优点，仅需一个功率时钟ＣＬＫ，而辅助时钟（ＣＸ和）交替控制每一级逻辑电路，其频率是功率时钟ＣＬＫ频率的一半；而在此基础上的全加器使用单相功率时钟，减小了时钟电路的复杂度，时钟电路更容易产生，电路的面积大大减小；而５－２压缩器仅由全加器构成，电路结构简单规范，５－２压缩器一次可压缩的位数更多。

【技术实现步骤摘要】

本专利技术涉及一种5-2压缩器，尤其是涉及一种单相时钟传输管绝热逻辑电路及全 加器和5-2压缩器。
技术介绍
目前超大规模集成电路设计工艺已进入了纳米阶段，无论从芯片本身的性能与成 本考虑，还是电子产品市场的角度考虑，功耗已经逐渐成为集成电路性能的一个关键指标。 低功耗集成电路设计已成为目前集成电路设计的热点和难点。传统CMOS电路采用直流电 源供电，它的能量是以电能到热能的不可逆形式转换，虽然可通过降低电源电压，降低节点 电容及减少开关冗余跳变来降低功耗，但其功耗节省幅度有限。能量恢复型电路也称绝热 电路，是近十几年来兴起的一种全新的低功耗技术，它是从改变能量转换的角度来获得低 功耗的一种新型集成电路设计技术，其基本原理是采用交流电源供电，通过回收节点电容 的电荷，重复利用电路中的能量，从而实现低功耗，因此能量恢复型数字集成电路的能耗显 著降低。绝热电路经过近十几年的发展，在电路设计上已经取得很大的成果，目前已提出了 很多绝热逻辑电路类型，如PAL-2N、ECRL、2N-2N2P，CAL和CPAL等。这些电路都有很好的低 功耗特性，但是这些电路都需要多相交流功率时钟。多相交流功率时钟产生电路需产生多 个具有固定相位差的正弦功率时钟，电路结构复杂，增加了电路功耗。另外采用多相交流功 率时钟的绝热电路需要在电路中插入很多缓冲器，以实现正确的流水线操作，这无疑又增 加了电路的功耗，并且电路面积也会因此而增大。
技术实现思路
本专利技术所要解决的技术问题是提供一种单相时钟传输管绝热逻辑电路及全加器 和5-2压缩器，其时钟电路更容易产生，电路的面积大大减小，具有正确的逻辑功能及低功 耗特征。本专利技术解决上述技术问题所采用的技术方案为一种单相时钟传输管绝热逻辑电 路，包括逻辑赋值电路和能量恢复电路，所述的能量恢复电路由两个PMOS管即第一pMOS管 和第二 pMOS管构成，所述的第一 pMOS管的源极和所述的第二 pMOS管的源极并接于功率 时钟端，所述的第一 PMOS管的漏极与第一 nMOS管的源极连接，所述的第二 pMOS管的漏极 与第二 nMOS管的源极连接，所述的第一 nMOS管的漏极与所述的第二 nMOS管的漏极并接 于地，所述的第二 PMOS管的栅极、所述的第二 nMOS管的栅极和所述的第一 pMOS管的漏极 并接于信号输出端，所述的第一 PMOS管的栅极、所述的第一 nMOS管的栅极和所述的第二 PMOS管的漏极并接于反相信号输出端，所述的信号输出端与第三nMOS管的源极连接，所述 的第三nMOS管的栅极与辅助时钟信号端连接，所述的反相信号输出端与第四nMOS管的源 极连接，所述的第四nMOS管的栅极与反相辅助时钟信号端连接，所述的逻辑赋值电路由四 个nMOS传输管即第五nMOS管、第六nMOS管、第七nMOS管和第八nMOS管构成，所述的第五 nMOS管的源极和第六nMOS管的源极与所述的第三nMOS管的漏极连接，所述的第七nMOS管的源极和所述的第八nMOS管的源极与所述的第四nMOS管的漏极连接，所述的第五nMOS管 的漏极与第一信号输入端连接，所述的第六nMOS管的漏极与第二信号输入端连接，所述的 第七nMOS管的漏极与第三信号输入端连接，所述的第八nMOS管的漏极与第四信号输入端 连接，所述的第五nMOS管的栅极和所述的第八nMOS管的栅极并接于第五信号输入端，所述 的第六nMOS管的栅极和所述的第七nMOS管的栅极并接于第六信号输入端。 使用上述的单相时钟传输管绝热逻辑电路的全加器，包括进位信号产生电路和求 和信号产生电路，所述的进位信号产生电路由第一单相时钟传输管绝热逻辑电路和8个 nMOS管即第九nMOS管、第十nMOS管、第i^一 nMOS管、第十二 nMOS管、第十三nMOS管、第 十四nMOS管、第十五nMOS管和第十六nMOS管构成，所述的第一单相时钟传输管绝热逻辑 电路包括第一逻辑赋值电路和第一能量恢复电路，所述的第一能量恢复电路由两个PMOS 管即第一 pMOS管和第二 pMOS管构成，所述的第一 pMOS管的漏极与第一 nMOS管的源极连 接，所述的第二 PMOS管的漏极与第二 nMOS管的源极连接，所述的第一 nMOS管的漏极与所 述的第二 nMOS管的漏极并接于地，所述的第二 pMOS管的栅极、所述的第二 nMOS管的栅极 和所述的第一 PMOS管的漏极并接于进位信号输出端，所述的第一 pMOS管的栅极、所述的第 一 nMOS管的栅极和所述的第二 pMOS管的漏极并接于反相进位信号输出端，所述的进位信 号输出端与第三nMOS管的源极连接，所述的反相进位信号输出端与第四nMOS管的源极连 接，所述的第一逻辑赋值电路由四个nMOS传输管即第五nMOS管、第六nMOS管、第七nMOS 管和第八nMOS管构成，所述的第五nMOS管的源极和第六nMOS管的源极与所述的第三nMOS 管的漏极连接，所述的第七nMOS管的源极和所述的第八nMOS管的源极与所述的第四nMOS 管的漏极连接，所述的第五nMOS管的漏极与所述的第九nMOS管的源极和所述的第十nMOS 管的源极并接，所述的第六nMOS管的漏极与所述的第十一 nMOS管的源极和所述的第十二 nMOS管的源极并接，所述的第七nMOS管的漏极与所述的第十三nMOS管的源极和所述的第 十四nMOS管的源极并接，所述的第八nMOS管的漏极与所述的第十五nMOS管的源极和所述 的第十六nMOS管的源极并接，所述的求和信号产生电路由第二单相时钟传输管绝热逻辑 电路和8个nMOS管即第二十五nMOS管、第二十六nMOS管、第二十七nMOS管、第二十八nMOS 管、第二十九nMOS管、第三十nMOS管、第三i^一 nMOS管和第三十二 nMOS管构成，所述的第 二单相时钟传输管绝热逻辑电路包括第二逻辑赋值电路和第二能量恢复电路，所述的第二 能量恢复电路由两个PMOS管即第三pMOS管和第四pMOS管构成，所述的第三pMOS管的漏极 与第十七nMOS管的源极连接，所述的第四pMOS管的漏极与第十八nMOS管的源极连接，所 述的第十七nMOS管的漏极与所述的第十八nMOS管的漏极并接于地，所述的第四pMOS管的 栅极、所述的第十八nMOS管的栅极和所述的第三pMOS管的漏极并接于求和信号输出端，所 述的第三pMOS管的栅极、所述的第十七nMOS管的栅极和所述的第四pMOS管的漏极并接于 反相求和信号输出端，所述的求和信号输出端与第十九nMOS管的源极连接，所述的反相求 和信号输出端与第二十nMOS管的源极连接，所述的第二逻辑赋值电路由四个nMOS传输管 即第二i^一 nMOS管、第二十二 nMOS管、第二十三nMOS管和第二十四nMOS管构成，所述的 第二十一 nMOS管的源极和第二十二 nMOS管的源极与所述的第十九nMOS管的漏极连接， 所述的第二十三nMOS管的源极和第二十四nMOS管的源极与所述的第二十nMOS管的漏极 连接，所述的第二十一 nMOS管的漏极与所述的第二十五nMOS管的源极和所述的第二十六 nMOS管的源极并接，所述的第二十二 nMOS管的漏极与所述的第二十七nMOS管的源极和所述的第二十八nMOS管的源极并接，本文档来自技高网...

【技术保护点】
一种单相时钟传输管绝热逻辑电路，其特征在于包括逻辑赋值电路和能量恢复电路，所述的能量恢复电路由两个ｐＭＯＳ管即第一ｐＭＯＳ管和第二ｐＭＯＳ管构成，所述的第一ｐＭＯＳ管的源极和所述的第二ｐＭＯＳ管的源极并接于功率时钟端，所述的第一ｐＭＯＳ管的漏极与第一ｎＭＯＳ管的源极连接，所述的第二ｐＭＯＳ管的漏极与第二ｎＭＯＳ管的源极连接，所述的第一ｎＭＯＳ管的漏极与所述的第二ｎＭＯＳ管的漏极并接于地，所述的第二ｐＭＯＳ管的栅极、所述的第二ｎＭＯＳ管的栅极和所述的第一ｐＭＯＳ管的漏极并接于信号输出端，所述的第一ｐＭＯＳ管的栅极、所述的第一ｎＭＯＳ管的栅极和所述的第二ｐＭＯＳ管的漏极并接于反相信号输出端，所述的信号输出端与第三ｎＭＯＳ管的源极连接，所述的第三ｎＭＯＳ管的栅极与辅助时钟信号端连接，所述的反相信号输出端与第四ｎＭＯＳ管的源极连接，所述的第四ｎＭＯＳ管的栅极与反相辅助时钟信号端连接，所述的逻辑赋值电路由四个ｎＭＯＳ传输管即第五ｎＭＯＳ管、第六ｎＭＯＳ管、第七ｎＭＯＳ管和第八ｎＭＯＳ管构成，所述的第五ｎＭＯＳ管的源极和第六ｎＭＯＳ管的源极与所述的第三ｎＭＯＳ管的漏极连接，所述的第七ｎＭＯＳ管的源极和所述的第八ｎＭＯＳ管的源极与所述的第四ｎＭＯＳ管的漏极连接，所述的第五ｎＭＯＳ管的漏极与第一信号输入端连接，所述的第六ｎＭＯＳ管的漏极与第二信号输入端连接，所述的第七ｎＭＯＳ管的漏极与第三信号输入端连接，所述的第八ｎＭＯＳ管的漏极与第四信号输入端连接，所述的第五ｎＭＯＳ管的栅极和所述的第八ｎＭＯＳ管的栅极并接于第五信号输入端，所述的第六ｎＭＯＳ管的栅极和所述的第七ｎＭＯＳ管的栅极并接于第六信号输入端。...

【技术特征摘要】
一种单相时钟传输管绝热逻辑电路，其特征在于包括逻辑赋值电路和能量恢复电路，所述的能量恢复电路由两个pMOS管即第一pMOS管和第二pMOS管构成，所述的第一pMOS管的源极和所述的第二pMOS管的源极并接于功率时钟端，所述的第一pMOS管的漏极与第一nMOS管的源极连接，所述的第二pMOS管的漏极与第二nMOS管的源极连接，所述的第一nMOS管的漏极与所述的第二nMOS管的漏极并接于地，所述的第二pMOS管的栅极、所述的第二nMOS管的栅极和所述的第一pMOS管的漏极并接于信号输出端，所述的第一pMOS管的栅极、所述的第一nMOS管的栅极和所述的第二pMOS管的漏极并接于反相信号输出端，所述的信号输出端与第三nMOS管的源极连接，所述的第三nMOS管的栅极与辅助时钟信号端连接，所述的反相信号输出端与第四nMOS管的源极连接，所述的第四nMOS管的栅极与反相辅助时钟信号端连接，所述的逻辑赋值电路由四个nMOS传输管即第五nMOS管、第六nMOS管、第七nMOS管和第八nMOS管构成，所述的第五nMOS管的源极和第六nMOS管的源极与所述的第三nMOS管的漏极连接，所述的第七nMOS管的源极和所述的第八nMOS管的源极与所述的第四nMOS管的漏极连接，所述的第五nMOS管的漏极与第一信号输入端连接，所述的第六nMOS管的漏极与第二信号输入端连接，所述的第七nMOS管的漏极与第三信号输入端连接，所述的第八nMOS管的漏极与第四信号输入端连接，所述的第五nMOS管的栅极和所述的第八nMOS管的栅极并接于第五信号输入端，所述的第六nMOS管的栅极和所述的第七nMOS管的栅极并接于第六信号输入端。2.一种使用权利要求1所述的单相时钟传输管绝热逻辑电路的全加器，其特征在于包 括进位信号产生电路和求和信号产生电路，所述的进位信号产生电路由第一单相时钟传输 管绝热逻辑电路和8个nMOS管即第九nMOS管、第十nMOS管、第i^一 nMOS管、第十二 nMOS 管、第十三nMOS管、第十四nMOS管、第十五nMOS管和第十六nMOS管构成，所述的第一单相 时钟传输管绝热逻辑电路包括第一逻辑赋值电路和第一能量恢复电路，所述的第一能量恢 复电路由两个PMOS管即第一 pMOS管和第二 pMOS管构成，所述的第一 pMOS管的漏极与第 一 nMOS管的源极连接，所述的第二 pMOS管的漏极与第二 nMOS管的源极连接，所述的第一 nMOS管的漏极与所述的第二 nMOS管的漏极并接于地，所述的第二 pMOS管的栅极、所述的 第二 nMOS管的栅极和所述的第一 pMOS管的漏极并接于进位信号输出端，所述的第一 pMOS 管的栅极、所述的第一 nMOS管的栅极和所述的第二 pMOS管的漏极并接于反相进位信号输 出端，所述的进位信号输出端与第三nMOS管的源极连接，所述的反相进位信号输出端与第 四nMOS管的源极连接，所述的第一逻辑赋值电路由四个nMOS传输管即第五nMOS管、第六 nMOS管、第七nMOS管和第八nMOS管构成，所述的第五nMOS管的源极和第六nMOS管的源 极与所述的第三nMOS管的漏极连接，所述的第七nMOS管的源极和所述的第八nMOS管的源 极与所述的第四nMOS管的漏极连接，所述的第五nMOS管的漏极与所述的第九nMOS管的源 极和所述的第十nMOS管的源极并接，所述的第六nMOS管的漏极与所述的第十一 nMOS管的 源极和所述的第十二 nMOS管的源极并接，所述的第七nMOS管的漏极与所述的第十三nMOS 管的源极和所述的第十四nMOS管的源极并接，所述的第八nMOS管的漏极与所述的第十五 nMOS管的源极和所述的第十六nMOS管的源极并接，所述的求和信号产生电路由第二单相 时钟传输管绝热逻辑电路和8个nMOS管即第二十五nMOS管、第二十六nMOS管、第二十七 nMOS管、第二十八nMOS管、第二十九nMOS管、第三十nMOS管、第三i^一 nMOS管和第三十二 nMOS管构成，所述的第二单相时钟传输管绝热逻辑电路包括第二逻辑赋值电路和第二能量恢复电路，所述的第二能量恢复电路由两个PMOS管即第三pMOS管和第四pMOS管构成，所 述的第三PMOS管的漏极与第十七nMOS管的源极连接，所述的第四pMOS管的漏极与第十...

【专利技术属性】
技术研发人员：胡建平，苏丽，余晓颖，邬杨波，张卫强，
申请(专利权)人：宁波大学，
类型：发明
国别省市：97[中国|宁波]