System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种半导体封装方法和结构技术_技高网

一种半导体封装方法和结构技术

技术编号:40912494 阅读:4 留言:0更新日期:2024-04-18 14:40
本发明专利技术提出一种半导体封装结构和方法,方法包括以下步骤:通过在金属片的表面冲压,形成第一线路层和电性互连柱;提供芯片,将芯片固定于第一线路层的冲压面;注塑,使塑封体至少覆盖芯片和电性互连单元的侧面;以及,形成第二线路层。本发明专利技术提出的半导体封装结构包括:相对设置的第一线路层和第二线路层;芯片,设于第一线路层和第二线路层之间,芯片表面设有电性连接点,与第一线路层或第二线路层电性连接;塑封体,包覆该芯片;以及,电性互连柱,连接第一线路层和第二线路层,并且贯穿塑封体;电性互连柱优选为铜柱。本发明专利技术通过在铜金属片上冲压形成铜柱,实现芯片正背面的互联,冲压工艺成本低,且铜层可以带来优异的散热和导电性能。

【技术实现步骤摘要】

本专利技术属于半导体封装,具体涉及一种半导体封装方法和结构


技术介绍

1、在芯片的封装过程中,一些芯片需要实现正面和背面的电性互联,例如类似mosfet、以及射频芯片与天线互联等。tsv(through silicon via,硅通孔技术)是现有技术中的一种实现电性互联的方案,该技术是通过在芯片与芯片之间、晶圆和晶圆之间制作垂直导通,通过铜、钨、多晶硅等导电物质的填充,实现硅通孔的垂直电气互联。然而一般的晶圆级的封装都是在平面上进行,而tsv技术非常昂贵,不完全适合用于mosfet以及aip(antenna in package,封装天线)等领域。

2、对于mosfet产品的封装,常用的方法包括:其一,引线键合(wire bonding),可参考网页资料(https://www.elecfans.com/d/1812085.html)所公开的标准丝焊方形扁平无引脚封装方法,g极(栅极)和s极(源极)打线,d极(漏极)直接焊接到铜框架(lead frame)上;其二,铜片夹扣键合(copper clip)封装(参考文献h.-r.chang,j.bu,g.kong andr.labayen,"300a 650v 70um thin igbts with double-sided cooling,"2011 ieee23rd international symposium on power semiconductor devices and ics,sandiego,ca,usa,2011,pp.320-323,doi:10.1109/ispsd.2011.5890855.),该方法将铜片夹扣键合作为上管芯片与下管芯片互联的桥梁,已被应用于包括nexperia的ccpak1212等芯片封装。这两种方法均采用传统封装方式,均为单颗芯片封装,把单颗芯片背面的电极键合到预制成形的铜框架封装中,通过打线或者条带把芯片正面的引脚引出进行封装。

3、目前业内也有扇出型(fan-out)封装方式,参考网页资料(https://www.163.com/dy/article/eb6bj65f0511cpmt.html)所公开的典型ewlb(嵌入式晶圆级球栅阵列)封装流程,将芯片重新布置到一块人工晶圆上,然后向芯片四周扇出重布线、植球、然后进行封装。但是该方法存在背面的d极(漏极)不方便引出的问题,因此一般的fan-out封装并没有把芯片背面引出到封装体正面,不能实现正面和背面的电性互联。


技术实现思路

1、针对上述问题,本专利技术第一方面提出一种半导体封装方法,包括以下步骤:提供金属片,通过在金属片的表面冲压,形成第一线路层和电性互连柱;提供芯片,将芯片固定于第一线路层的冲压面;注塑,使塑封体至少覆盖芯片和电性互连单元的侧面;以及,形成第二线路层。

2、该方法通过低成本的冲压方式在金属片上的形成铜柱,用于正反面电性互联,最终成为3d封装。

3、优选地,第二线路层通过重布线层技术形成。

4、优选地,冲压包括应用同一模具在金属片的表面的不同区域进行冲压。

5、优选地,还包括在金属片的表面冲压形成子线路层。

6、优选地,还包括对第一线路层进行图形化刻蚀。

7、本专利技术第二方面提出一种半导体封装结构,包括:相对设置的第一线路层和第二线路层;芯片,设于第一线路层和第二线路层之间,芯片表面设有电性连接点,与第一线路层或第二线路层电性连接;塑封体,包覆该芯片;以及,电性互连柱,连接第一线路层和第二线路层,并且贯穿塑封体。

8、优选地,电性互连柱为铜柱。

9、优选地,电性互连柱的高度为0.05~3mm,优选为0.6~0.8mm。

10、优选地,电性互连柱包括若干圆柱,圆柱的直径为0.02~2mm,优选为0.1~0.5mm,圆柱的中心距为0.02~1mm。

11、优选地,第一线路层的内侧表面还包括子线路层,其中,内侧表面为第一线路层靠近芯片的表面。

12、本专利技术提出的方案,采用在铜金属片上通过冲压形成铜柱,实现芯片正背面的互联,随后可利用fan-out工艺进行晶圆级或者板级封装。冲压工艺实现成本低,适合大批量制作,且铜层可以带来优异的散热和导电性能。冲压可以实现任意图形的制作,常规方案,如打线和电镀等均对图形有要求,而通过冲压工艺可以灵活制作出线路层,还可以进一步制作导热层等。通过不同的模具切换,还可以在一个金属片中制作多种芯片封装,有利于圆片级或者板级封装的要求。

本文档来自技高网...

【技术保护点】

1.一种半导体封装方法,其特征在于,包括以下步骤:

2.根据权利要求1所述的半导体封装方法,其特征在于,所述第二线路层通过重布线层技术形成。

3.根据权利要求1所述的半导体封装方法,其特征在于,所述冲压包括应用同一模具在所述金属片的表面的不同区域进行冲压。

4.根据权利要求1所述的半导体封装方法,其特征在于,还包括在所述金属片的表面冲压形成子线路层,所述子线路层形成于所述第一线路层的内侧表面。

5.根据权利要求1所述的半导体封装方法,其特征在于,还包括对所述第一线路层进行图形化刻蚀。

6.一种半导体封装结构,其特征在于,包括:

7.根据权利要求6所述的半导体封装结构,其特征在于,所述电性互连柱为铜柱。

8.根据权利要求6所述的半导体封装结构,其特征在于,所述电性互连柱的高度为0.02~3mm。

9.根据权利要求6所述的半导体封装结构,其特征在于,所述电性互连柱包括若干圆柱,圆柱的直径为0.02~2mm,圆柱的中心距为0.02~1mm。

10.根据权利要求6所述的半导体封装结构,其特征在于,所述第一线路层的内侧表面还包括子线路层,其中,内侧表面为所述第一线路层靠近芯片的表面。

...

【技术特征摘要】

1.一种半导体封装方法,其特征在于,包括以下步骤:

2.根据权利要求1所述的半导体封装方法,其特征在于,所述第二线路层通过重布线层技术形成。

3.根据权利要求1所述的半导体封装方法,其特征在于,所述冲压包括应用同一模具在所述金属片的表面的不同区域进行冲压。

4.根据权利要求1所述的半导体封装方法,其特征在于,还包括在所述金属片的表面冲压形成子线路层,所述子线路层形成于所述第一线路层的内侧表面。

5.根据权利要求1所述的半导体封装方法,其特征在于,还包括对所述第一线路层进行图形化刻蚀。

【专利技术属性】
技术研发人员:韩磊于大全薛恺姜峰
申请(专利权)人:厦门云天半导体科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1