存储器电路、像素电路、及相关数据存取方法技术

本发明专利技术涉及一种存储器电路、像素电路、及相关数据存取方法。像素电路包含像素单元与存储器电路。存储器电路包含第一开关、开关单元、第二开关、及多个存储器单元。多个存储器单元各自包含第三开关与电容，且这些存储器单元所包含的电容的电容值实质上相等。应用于像素电路的数据存取方法包含根据由数据线接收的多个第一电压各自在第一比特串中对应的比特的权位，决定这些第一电压写入多个存储器单元的顺序，并包含根据原先储存于这些存储器单元的多个第二电压在第二比特串中各自对应的比特的权位，决定这些第二电压由这些存储器单元被读取的顺序及读取时间长度。

【技术实现步骤摘要】

本专利技术涉及一种存储器电路、一种像素电路、以及一种相关数据存取方法，尤指一 种包含有实质上相同电容值的多个电容的存储器单元的存储器电路、像素电路与使用相异 时间长度来读取多个电压的数据存取方法
技术介绍
请参阅图1，其为一般液晶面板100的简略示意图。如图1所示，液晶面板100包 含有一显示控制集成电路130、一数据驱动单元140、及一像素阵列单元150。液晶面板100 通过数据控制集成电路130接收一电源供给集成电路110所提供的电源，并接收一本机端 电脑120所传输的信号；数据驱动单元140会根据该信号决定驱动像素阵列单元150中所 包含多个以阵列方式排列的像素单元，以显示该信号所对应的画面。在液晶面板100进入 待机模式时，本机端电脑120只会传输带有固定静态画面(Static Frame)的信号给显示控 制集成电路130，因此数据驱动单元140也仅只需要持续对应产生单调的驱动信号以驱动 像素阵列单元150 ；然而，如此无意义的持续产生驱动信号仍然会在待机模式中对数据驱 动单元140带来可观的电源消耗，而使得液晶面板100本身亦产生大量的不必要电源浪费。
技术实现思路
本专利技本文档来自技高网...

【技术保护点】
一种存储器电路，其特征在于，包含：一第一开关，耦接于一像素单元，该第一开关在由该像素单元读出数据时被开启，以由该像素单元接收多个第一电压，其中这些第一电压各自对应于一第一比特串所包含的多个比特；一开关单元，耦接于该第一开关，用以控制切换该像素单元的一数据读取模式或一数据写入模式；一第二开关，耦接于该像素单元，该第二开关在写入数据于该像素单元时被开启，以由该开关单元接收多个第二电压，其中这些第二电压各自对应于一第二比特串所包含的多个比特；及多个存储器单元，耦接于该开关单元，每一存储器单元包含：一第三开关，在该每一存储器单元用来储存该第一电压或读取该第二电压时被开启；及一电容，其一第一端耦接于该第...

【技术特征摘要】
一种存储器电路，其特征在于，包含一第一开关，耦接于一像素单元，该第一开关在由该像素单元读出数据时被开启，以由该像素单元接收多个第一电压，其中这些第一电压各自对应于一第一比特串所包含的多个比特；一开关单元，耦接于该第一开关，用以控制切换该像素单元的一数据读取模式或一数据写入模式；一第二开关，耦接于该像素单元，该第二开关在写入数据于该像素单元时被开启，以由该开关单元接收多个第二电压，其中这些第二电压各自对应于一第二比特串所包含的多个比特；及多个存储器单元，耦接于该开关单元，每一存储器单元包含一第三开关，在该每一存储器单元用来储存该第一电压或读取该第二电压时被开启；及一电容，其一第一端耦接于该第三开关的一第一端，且该电容的一第二端接地，其中该多个存储器单元所包含的该电容的电容值实质上相同。2.根据权利要求1所述的存储器电路，其特征在于，该开关单元包含一第一反向器单元，其一输入端耦接于这些存储器单元，且其一输出端耦接于该第二 开关及一第二反向器单元，其一输入端耦接于该第一反向器单元的该输出端，且其一输出端 耦接于这些存储器单元。3.根据权利要求2所述的存储器电路，其特征在于，该第一反向器单元包含一第一 N型金属氧化物半导体晶体管，其栅极耦接于这些存 储器单元，且该第一 N型晶体管的漏极接地；及一第一 P型金属氧化物半导体晶体管，其栅 极耦接于该第一 N型金属氧化物半导体晶体管的栅极，该第一 P型金属氧化物半导体晶体 管的源极耦接于一电压源，且该第一 P型金属氧化物半导体晶体管的漏极耦接于该第一 N 型金属氧化物半导体晶体管的漏极；其中该第二反向器单元包含一第二 N型金属氧化物半导体晶体管，其栅极耦接于该 第一 N型金属氧化物半导体晶体管的漏极，且该第二 N型金属氧化物半导体晶体管的漏极 接地；及一第二 P型金属氧化物半导体晶体管，其栅极耦接于该第二 N型金属氧化物半导体 晶体管的栅极，该第二 P型金属氧化物半导体晶体管的源极耦接于该电压源，且该第二 P型 金属氧化物半导体晶体管的漏极耦接于该第二 N型金属氧化物半导体晶体管的漏极。4.根据权利要求3所述的存储器电路，其特征在于，该开关单元另包含一电阻，其一第一端耦接于该第二 N型金属氧化物半导体晶体管的漏极，且该电阻的 一第二端耦接于这些存储器单元。5.一种像素电路，其特征在于，包含一像素单元；及一存储器电路，包含一第一开关、一开关单元、一第二开关以及多个存储器单元，其中该第一开关，耦接于该像素单元，该第一开关在由该像素单元读出数据时被开启，以由 该像素单元接收多个第一电压，其中这些第一电压各自对应于一第一比特串所包含的多个 比特；该开关单元，耦接于该第一开关，用以控制切换该像素单元的一数据读取模式或一数 据写入模式；该第二开关，耦接于该像素单元，该第二开关在写入数据于该像素单元时被开启，以由 该开关单元接收多个第二电压，其中这些第二电压各自对应于一第二比特串所包含的多个 比特；及所述多个存储器单元，耦接于该开关单元，每一存储器单元包含一第三开关，在该每 一存储器单元用来储存该第一电压或读取该第二电压时被开启；及一电容，其一第一端耦 接于该第三开关的一第一端，且该电容的一第二端接地，其中该多个存储器单元所包含的 该电容的电容值实质上相同。...

【专利技术属性】
技术研发人员：陈思翰，柯明道，李宇轩，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]