【技术实现步骤摘要】
本专利技术涉及一种堆叠芯片，具体涉及一种堆叠芯片及其测试方法。
技术介绍
1、硅通孔tsv(through silicon via)，通过将硅衬底打通使得硅衬底背面的焊盘与正面的底层金属层之间形成通路；通常为了测试两者之间通路是否可靠会在焊盘上接入探针进行测试。
2、但是受限于工艺，硅通孔完成后，会填充导体材料做外部连接，会在焊盘对应硅通孔的区域形成凹陷，影响探针测试，导致测试结果不准确，并且降低探针与焊盘的使用寿命。
技术实现思路
1、本专利技术的目的是提供一种堆叠芯片及其测试方法，解决目前堆叠芯片测试时存在测量不准确或者堆叠芯片在测试时与探针易损坏的问题。
2、本专利技术为实现上述目的技术方案为：
3、一种堆叠芯片，包括：
4、硅衬底；
5、底层金属层，位于所述硅衬底一侧；
6、焊盘，位于所述硅衬底远离所述底层金属层的一侧；
7、其中，所述焊盘上设置有贯穿所述硅衬底并连接所述焊盘与所述底层金属层的硅通孔；所述硅通孔的位置远离所述焊盘的中心点。
8、进一步限定，所述焊盘表面定义有探针插入区域，所述硅通孔的位置远离所述探针插入区域的中心点；
9、其中，所述探针插入区域用于接入探针以进行测试。
10、进一步限定，所述探针插入区域的中心点与所述焊盘的中心点重合。
11、进一步限定，所述硅通孔分布于所述焊盘四周，且包围所述探针插入区域。
12、进
13、进一步限定，所述硅通孔设置于所述焊盘的一侧，且所述探针插入区域的中心点偏离所述焊盘的中心点，且偏离方向为远离所述硅通孔的方向。
14、进一步限定，所述硅通孔数量为多个，多个所述硅通孔排为一列。
15、进一步限定，所述探针插入区域为平坦化区域。
16、一种堆叠芯片的测试方法，包括：
17、确定测试插入点；
18、将探针插入所述测试插入点，以进行测试；其中，所述焊盘上设置有贯穿所述硅衬底并连接所述焊盘与所述底层金属层的硅通孔；所述硅通孔的位置远离所述焊盘的中心点，且所述焊盘表面定义有探针插入区域，所述硅通孔的位置远离所述探针插入区域的中心点；所述测试插入点为焊盘中心点或所述探针插入区域的中心点。
19、进一步限定，所述测试插入点对应的测试区域为平坦化区域。
20、本专利技术通过改变硅通孔的开设位置，选择将硅通孔的位置远离焊盘的中心点，使得焊盘接入探针的测试位置平整，从而在进行芯片测试时探针能够与焊盘充分接触，保证测试结果准确，并且也能够避免探针插入焊盘而使探针与焊盘使用寿命缩短；同时也能够根据探针插入区域大小以及在焊盘上的位置调整焊盘上硅通孔的大小与位置，满足测试，适用性更强。
本文档来自技高网...【技术保护点】
1.一种堆叠芯片，其特征在于，包括：
2.根据权利要求1所述的堆叠芯片，其特征在于，所述焊盘表面定义有探针插入区域，所述硅通孔的位置远离所述探针插入区域的中心点；
3.根据权利要求2所述的堆叠芯片，其特征在于，所述探针插入区域的中心点与所述焊盘的中心点重合。
4.根据权利要求3所述的堆叠芯片，其特征在于，所述硅通孔分布于所述焊盘四周，且包围所述探针插入区域。
5.根据权利要求2所述的堆叠芯片，其特征在于，所述硅通孔分布于所述探针插入区域的两侧。
6.根据权利要求2所述的堆叠芯片，其特征在于，所述硅通孔设置于所述焊盘的一侧，且所述探针插入区域的中心点偏离所述焊盘的中心点，且偏离方向为远离所述硅通孔的方向。
7.根据权利要求6所述的堆叠芯片，其特征在于，所述硅通孔数量为多个，多个所述硅通孔排为一列。
8.根据权利要求2所述的堆叠芯片，其特征在于，所述探针插入区域为平坦化区域。
9.一种堆叠芯片的测试方法，其特征在于，包括：
10.根据权利要求9所述的测试方法，其特征在于，所述测
...【技术特征摘要】
1.一种堆叠芯片，其特征在于，包括：
2.根据权利要求1所述的堆叠芯片，其特征在于，所述焊盘表面定义有探针插入区域，所述硅通孔的位置远离所述探针插入区域的中心点；
3.根据权利要求2所述的堆叠芯片，其特征在于，所述探针插入区域的中心点与所述焊盘的中心点重合。
4.根据权利要求3所述的堆叠芯片，其特征在于，所述硅通孔分布于所述焊盘四周，且包围所述探针插入区域。
5.根据权利要求2所述的堆叠芯片，其特征在于，所述硅通孔分布于所述探针插入区域的两侧。
6.根...
【专利技术属性】
技术研发人员：陶伟，王成伟，王嵩，龙晓东，
申请(专利权)人：西安紫光国芯半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。