【技术实现步骤摘要】
本专利技术属于集成电路，涉及集成电路中硅通孔和功能模块的布局技术，具体为一种3d堆叠芯片。
技术介绍
1、参见图1，为芯片的结构示意图，其是在基底层上方设置多个功能器件，在每个功能器件上方设置有多层金属层。通过多层金属层将功能相关的各个功能器件连接，满足各个功能器件之间的供电需求或信号传递需求。
2、传统的芯片在多个金属层的最上方设置供电pad(供电焊盘)或信号pad(信号焊盘)，作为供电或信号的接入端，供电pad或信号pad用于将芯片外部的供电或芯片外部的信号与芯片内部的各功能器件连接。这种在多个金属层的最上方设置供电pad或信号pad对于单个芯片使用时不存在问题，但是对于3d面对面堆叠芯片，其在键合封装时，采用面对面封装的方式，相邻两个芯片是通过最上方金属层进行异质集成连接的，最上方的供电金属层和信号金属层被封装在内部，且被占用，无法接入外部的供电或外部的信号。此时，需要在芯片中引入tsv(硅通孔)，以满足各个功能器件的供电需求和信号传递需求。
3、参见图2，为现有的芯片上tsv(硅通孔)和各功能模块(功能模块是由功能器件、多层金属层以及多个金属层最上方设置的供电pad或信号pad组成的)的布局结构，其中，和常规pad(供电pad或信号pad)规划一样，tsv(硅通孔)是设置在各功能模块内部或者横跨功能模块边界的，当tsv(硅通孔)在沿着基底层向上延伸至金属层时会破坏功能模块的功能器件和金属层，影响功能器件和金属层在功能模块上的连续、完整分布，导致金属层的走线资源在局部受到挤压而走不通，无法完成后端设
技术实现思路
1、针对
技术介绍
中所述的，由于tsv pad设置在功能模块内部，破坏功能模块的功能器件和金属层，影响功能器件和金属层在功能模块上的连续、完整分布，导致金属层的走线资源在局部受到挤压而走不通的技术问题以及难以实现芯片的高频率工作的技术问题，本专利技术提出了一种3d堆叠芯片。
2、本专利技术是将硅通孔设置在功能模块的外侧，即硅通孔的正投影与功能模块的正投影在基底层上不重叠，使得硅通孔的设置不会影响功能模块的功能器件和金属层，确保功能模块内部金属层和功能器件的完整性，不影响功能模块内部金属层的走线资源以及芯片的高频率工作需要的连续性器件区域。
3、为了解决上述技术问题，本专利技术采用的技术方案为：
4、一种3d堆叠芯片，包括：
5、基底层；
6、金属连接层，设置于所述基底层的一侧，所述金属连接层上设置有多个功能模块；
7、其中，所述基底层上设置有贯穿所述基底层的硅通孔，所述金属连接层用于连接所述硅通孔和所述功能模块，且所述硅通孔与所述功能模块在所述基底层上的正投影不重叠。
8、进一步限定，所述基底层远离所述金属连接层的一侧且对应于所述硅通孔的位置还设置有连接所述硅通孔的焊盘，所述焊盘与所述功能模块在所述基底层上的正投影不重叠。
9、进一步限定，所述焊盘包括多组供电焊盘，每一所述功能模块对应一组供电焊盘，或多个所述功能模块对应一组供电焊盘，即所述功能模块周围的供电焊盘可以给临近的两个或三个功能模块对应供电；
10、且所述功能模块对应的供电焊盘在所述基底层上的正投影位于所述功能模块在所述基底层上的正投影周围。
11、进一步限定，所述焊盘还包括信号焊盘，所述信号焊盘位于所述供电焊盘远离所述功能模块的一侧。
12、进一步限定，所述功能模块对应的供电焊盘用于对所述功能模块进行供电，且满足供电可靠性要求时，所述供电焊盘与所述功能模块在所述基底层上的正投影不重叠。
13、进一步限定，所述功能模块对应的供电焊盘对所述功能模块进行供电，且不满足供电可靠性要求时，所述供电焊盘与所述功能模块在所述基底层上的正投影至少部分重叠。
14、进一步限定，所述功能模块满足第一预设条件，则确定所述功能模块对应的供电焊盘对所述功能模块进行供电时满足供电可靠性要求；
15、所述功能模块不满足第一预设条件，则确定所述功能模块对应的供电焊盘对所述功能模块进行供电时不满足供电可靠性要求；
16、其中，所述第一预设条件为所述功能模块的最小外接矩形的至少一个边长对应的尺寸不超过上限尺寸，所述上限尺寸是基于所需电流最大的功能模块对应的最大允许供电距离确定的。
17、进一步限定，所述所需电流最大的功能模块对应的最大允许供电距离的计算公式为：
18、
19、式中，l是所需电流最大的功能模块对应的最大允许供电距离，单位：微米；w是供电电源网络金属线的等效宽度，单位：微米；a是供电电源网络金属的方块电阻，单位：欧姆每平方微米；r是所需电流最大的功能模块所允许的最大供电通路电阻，单位：欧姆；其中，最大供电通路电阻等于最大允许压降(一般为标准供电电压的10％)除以功能模块的最大电流得到。
20、所述上限尺寸是最大允许供电距离l的2倍。
21、进一步限定，所述功能模块上设置有接入通道，所述接入通道用于连接与其对应的所述功能模块有交互关系的其他的功能模块。
22、进一步限定，所述接入通道的正投影和硅通孔的正投影在基底层上错位分布。
23、与现有技术相比，本专利技术的有益效果在于：
24、1、本专利技术一种3d堆叠芯片，其是将硅通孔设置在功能模块的外侧，即硅通孔在基底层上的正投影与功能模块在基底层上的正投影不重叠，使得功能模块的设置位置与硅通孔的设置位置相互独立，硅通孔的设置不会影响金属层和功能模块的功能器件，确保各功能模块内部金属层和功能器件的完整性，从而达到不影响金属层内的走线资源以及保持功能模块内器件区域完整性的目的，确保金属层内走线资源的完整性和连续性，从而实现功能模块内功能器件的高频率工作。
25、2、本专利技术的3d堆叠芯片，其以所需电流最大的功能模块为基准设置上限尺寸，通过上限尺寸设置各个功能模块的尺寸，使得各个功能模块的最小外接矩形的至少有一个边长对应的尺寸不超过上限尺寸，其目的是确保将硅通孔设置在功能模块的外侧时，各个功能模块供电没有违反压降的要求，大大降低了芯片中后期重新规划设计的可能性。同时各功能模块之间的走线也可以通过删除局部少量的硅通孔变得通畅，达到金属层信号资源绕通性和供电可靠性及充足性的平衡。
26、3、本专利技术提出了将各个功能模块的最小外接矩形对应的所有边长均超过上限尺寸的功能模块进行分割，分割形成使其至少有一个边长对应的尺寸不超过上限尺寸，使得本专利技术的方法能够应用于大部分3d堆叠芯片，具有通用性。
27、4、本专利技术在功能模块边缘设置有接入通道，将接入通道的正投影与硅通孔的正投影在基底层错位分布，避免了接入通道与硅通孔之间相互影响。
本文档来自技高网...【技术保护点】
1.一种3D堆叠芯片，其特征在于，包括：
2.根据权利要求1所述的3D堆叠芯片，其特征在于，所述基底层(1)远离所述金属连接层的一侧且对应于所述硅通孔的位置还设置有连接所述硅通孔的焊盘(8)，所述焊盘(8)与所述功能模块(7)在所述基底层(1)上的正投影不重叠。
3.根据权利要求2所述的3D堆叠芯片，其特征在于，所述焊盘(8)包括多组供电焊盘，每一所述功能模块(7)对应一组供电焊盘；或多个所述功能模块对应一组供电焊盘；
4.根据权利要求3所述的3D堆叠芯片，其特征在于，所述焊盘(8)还包括信号焊盘，所述信号焊盘位于所述供电焊盘远离所述功能模块(7)的一侧。
5.根据权利要求3所述的3D堆叠芯片，其特征在于，所述功能模块(7)对应的供电焊盘用于对所述功能模块(7)进行供电，且满足供电可靠性要求时，所述供电焊盘与所述功能模块(7)在所述基底层(1)上的正投影不重叠。
6.根据权利要求5所述的3D堆叠芯片，其特征在于，所述功能模块(7)对应的供电焊盘对所述功能模块(7)进行供电，且不满足供电可靠性要求时，所述供电焊盘与所述功能
7.根据权利要求5或6所述的3D堆叠芯片，其特征在于，所述功能模块(7)满足第一预设条件，则确定所述功能模块(7)对应的供电焊盘对所述功能模块(7)进行供电时满足供电可靠性要求；
8.根据权利要求7所述的3D堆叠芯片，其特征在于，所述所需电流最大的功能模块(7)对应的最大允许供电距离的计算公式为：
9.根据权利要求6所述的3D堆叠芯片，其特征在于，所述功能模块(7)上设置有接入通道(9)，所述接入通道(9)用于连接与其对应的所述功能模块(7)有交互关系的功能模块(7)。
10.根据权利要求9所述的3D堆叠芯片，其特征在于，所述接入通道(9)的正投影和硅通孔的正投影在基底层(1)上错位分布。
...【技术特征摘要】
1.一种3d堆叠芯片，其特征在于，包括：
2.根据权利要求1所述的3d堆叠芯片，其特征在于，所述基底层(1)远离所述金属连接层的一侧且对应于所述硅通孔的位置还设置有连接所述硅通孔的焊盘(8)，所述焊盘(8)与所述功能模块(7)在所述基底层(1)上的正投影不重叠。
3.根据权利要求2所述的3d堆叠芯片，其特征在于，所述焊盘(8)包括多组供电焊盘，每一所述功能模块(7)对应一组供电焊盘；或多个所述功能模块对应一组供电焊盘；
4.根据权利要求3所述的3d堆叠芯片，其特征在于，所述焊盘(8)还包括信号焊盘，所述信号焊盘位于所述供电焊盘远离所述功能模块(7)的一侧。
5.根据权利要求3所述的3d堆叠芯片，其特征在于，所述功能模块(7)对应的供电焊盘用于对所述功能模块(7)进行供电，且满足供电可靠性要求时，所述供电焊盘与所述功能模块(7)在所述基底层(1)上的正投影不重叠。
6.根据权利...
【专利技术属性】
技术研发人员：陶伟，王成伟，左丰国，杨述坤，
申请(专利权)人：西安紫光国芯半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。