沟槽形栅极的金属－绝缘体－硅器件的结构和制造方法技术

在一种沟槽栅极型ＭＩＳ器件中，在沟槽中形成与栅极的接触，从而消除了使栅极材料，通常为多晶硅，延伸至沟槽外的需要。这避免了沟槽上角的应力问题。栅极金属与多晶硅之间的接触通常在位于器件的有源区之外的栅极金属区中形成。描述了各种用于形成栅极金属与多晶硅之间的接触配置，包括其中沟槽在接触区中展宽的实施例。由于多晶硅回刻蚀至比整个器件的硅的表面低，通常不再需要多晶硅掩模，从而节省了制造成本。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种金属_绝缘体_硅(MIS)半导体器件，并特别涉及其栅极形成在 沟槽形中的此类器件。
技术介绍
有一类MIS器件，其栅极形成为由硅或其它半导体材料的表面向下延伸的沟槽 中。此器件中流动的电流主要是垂直的，并因此该单元可以被以更高的密度封装。在其它 条件相同的情况下，这增加了电流输运能力(currentcarrying capability)并降低了器件 的导通电阻(on-resistance)。属于通常的MIS器件范畴的器件包括金属-氧化物-硅场 效应晶体管(M0SFET)、绝缘栅极双极型晶体管(IGBT)和M0S栅极型栅流管(thyristor)。 MOSFET、IGBT和M0S栅极型栅流管中的单个栅极沟槽分别在图1、2和3中示出。此器件中的栅极，通常为多晶硅，必须连接至器件封装的引线并通过通常为金属 的导电焊垫连接至外部线路。为了实现这一点，向沟槽内填充栅极材料直至溢出，并通过光 刻和腐蚀对栅极材料构图。形成图案后，通常将栅极材料限定在器件的有源区中的沟槽内， 如图1、2和3所示。然而，在与栅极材料形成接触的区域，栅极材料延伸至沟槽的外部并位 于硅的表面上。这在图4中的传统MIS器件40的三维剖面图中示出，其中，在非有源栅极 金属区41中，多晶硅层42延伸至沟槽44的外部，并位于外延硅层46之上。沟槽44以栅 极氧化层47为衬里，其中栅极氧化层47将多晶硅层42与外延层46绝缘。沟槽的端部表 示为43。多晶硅层42的一部分位于厚的场氧化区48上。位于后来的栅极金属层与多晶硅 层42之间的接触区表示为45。图5A为同一器件的栅极金属区41的俯视图。图5B为同一器件沿5B-5B线截取 的截面图(与图5A的坐标不同)。在此实施例中，有源区56中的MIS单元(eel 1)54为方 形。多晶硅层42和栅极金属49与多晶硅层42之间的接触区45被示出。图6为一取自器 件的栅极焊垫边缘与接线端区域的近似的俯视图。已知沟槽的角是应力的来源，其导致了器件中与缺陷相关的问题。这在图7中示 出，该图为取自沟槽44中的一个的端部附近的细节截面图。上沟槽角，表示为52，通常以 导致氧化物的局部薄化和更低的氧化物击穿电压的方式来氧化。角越尖，问题变得越严重。 另外，当在栅极与邻近的半导体材料(图7中的P_基体，其在MOSFET中通常与源极短接) 之间施加电压差时，由于电场的拥挤现象(crowding)，电场在沟槽角处达到最大。这导致了 来自通过栅极氧化物的Fowler-Nordheim隧穿的漏电流，并限制了器件的最大可用栅极电 压。即使在栅极氧化物层相当均勻时，电场拥挤现象的问题也会出现，其在沟槽角变得更尖 时变得更严重。因此，许多制造商使用各种技术来圆化沟槽角。然而，充分圆化上沟槽角以避免过大的栅极漏电流的问题是很困难的，并且随着单元密度的增加会变得更加困难。另外，用于制造沟槽栅极型MOSFET的方法通常包括多个掩模步骤，并且产生了妨 碍非常小的部件的精确度的不均勻形貌。图8A至81说明了实施在N+硅衬底802上的传统 工艺的步骤。该工艺由在氧化层804上形成并利用常规光刻工艺图案化的，用以限定P型 盆将要形成的区域的，第一光致抗蚀剂掩模Al开始。该P型盆被用来降低沟槽的角处的电 场强度。P型杂质通过掩模Al中的开口注入，以形成P型盆806，然后去除掩模Al。在通过 加热驱入(drive in)P型盆806后，其使得氧化层804(图8B)变厚，沉积并构图第二掩模 A2以限定器件的有源区808，变为场氧化层的氧化层804保留在器件的接线端区域810中 (图 8C)。去除掩模A2，形成并构图第三，即沟槽掩模A3，以限定沟槽将要形成的位置。然后 蚀刻沟槽812，通常是采用反应离子刻蚀(RIE)工艺(图8D)。沟槽812A和812B被相互连 接(在纸的平面以外的第三维度上)，而沟槽812C为光学“通道终止”沟槽，其位于接线端 区域的外部边缘上。在腐蚀了该沟槽且去除了掩模A3以后，形成并去除牺牲氧化层以修复 任何在RIE工艺中发生的晶体缺陷。在沟槽812的壁上形成栅极氧化层813。沉积并掺杂填充沟槽812并溢出至硅表面之上的多晶硅层814。在多晶硅层814 上沉积并构图第四，即多晶硅掩模A4(图8E)。除去允许由沟槽812B延伸至栅极总线区中 的场氧化层804上的部分以外的多晶硅层814被回刻蚀至沟槽812内。通过多晶硅层814 的此突出部形成了与沟槽812中的多晶硅层814的部分的电接触。然后去除掩模A4，注入P型杂质，以形成P_基体区816 (图8F)。然而，此杂质也 影响到了多晶硅层814，其浓度在该处太低而不足以产生任何问题。沉积并构图第五掩模A5以限定将要注入N型掺杂以形成N+源极区818的区域 (图8G)。在形成N+源极区818并去除掩模A5以后，沉积并回流硼磷硅酸盐玻璃(BPSG borophosphosilicate)层820。形成并构图第六掩模A6以限定将要形成与衬底(P_基体区 域816和N+源极区818)和与栅极(多晶硅层814)的接触的位置(图8H)。注入P型掺杂 以形成P+基体接触区域821，且然后沉积金属层822。在金属层822上形成并构图第七掩模 (未示出)。金属层822通过第七掩模刻蚀以形成源极金属822A和栅极总线822B (图81)。 可选地，沉积一钝化层，且若在此时，形成并构图限定源极和栅极垫片，将要形成与MOSFET 的外部接触的第八掩模层(未示出)。此工艺有多个缺点。首先，需要八个掩模层，这导致了相当大的复杂度和费用。第 二，场氧化层804的出现和多晶硅层814向沟槽外侧的突出产生了栅极总线822B的区域中 形貌的升高。此升高区域在光刻中产生问题，特别是当器件的尺寸进一步延伸至亚微量范 围时。第三，可能会产生透过多晶814和衬底802的沟槽812B的上角处的栅极氧化物的击穿。从而，需要一种简单的工艺，形成平坦的形貌并避免沟槽的上角处的击穿问题。
技术实现思路
本专利技术提供了一种结构和技术，用于避免沟槽栅极型MIS器件中沟槽上角处的电 压击穿的问题。在一半导体芯片中形成一沟槽栅极型MIS器件，其包括一包含晶体管单元 的有源区、一不包含晶体管单元的栅极金属区、以及一栅极金属层。在该半导体芯片的表面上的图案中形成沟槽，该沟槽从该有源区延伸至该栅极金属区中，该沟槽具有以一种绝缘 材料为衬里的壁。在该沟槽中设置一种通常为多晶硅的导电栅极材料，该栅极材料的顶面 处于比该半导体芯片的顶面低的水平。一非导体层位于该有源和栅极金属区上，且在位于 该栅极金属区中的沟槽的一部分上的该非导体层中形成孔。该孔被填充以一种导电材料， 通常指“栅极金属”，使得该栅极金属在沟槽中的接触区中与该导电栅极材料接触。由于该栅极材料未从该沟槽溢出至该半导体芯片的顶面，该栅极金属不会延伸至 该沟槽的上角周围。这避免了当在该栅极金属与该半导体材料之间建立电压差时产生的应 力。有多种根据本专利技术的可能的实施例。例如，为建立该栅极材料与该栅极金属之间 良好的电接触，该栅极接触材料与该栅极材料之间的接触区处的沟槽的宽度可比有源区中 的沟槽的宽度大。该栅极金属可在一第一栅极指(gate finger)中与该导电栅极材料本文档来自技高网...

【技术保护点】
一种制造ＭＩＳ器件的方法，包括：提供一个以第一导电类型的杂质掺杂的半导体衬底；在一半导体衬底上生长一第二导电类型的外延层；在该外延层的表面上形成一沟槽掩模，该沟槽掩模具有在该器件的有源区中的第一孔和在该器件的接线端区中的第二孔，该接线端区位于该有源区与一通道终止区之间；通过该沟槽掩模中的第一和第二孔刻蚀该外延层，以形成第一和第二沟槽，该第二沟槽基本比该第一沟槽宽；去除该沟槽掩模；在该第一和第二沟槽的壁上形成一第一非导电层；向该第一和第二沟槽中沉积一导电栅极材料层，该导电栅极材料层溢出该沟槽至该衬底的表面上；刻蚀该导电栅极材料，使得该第一沟槽中的该导电栅极材料的表面降低至比该衬底的表面低的水平，而该第二沟槽中的导电栅极材料基本被去除；向该外延层的表面上、该第一沟槽中的栅极材料上和该第二沟槽中沉积一第二非导电层；在该第二非导电层上形成一接触掩模，该接触掩模具有衬底接触孔和栅极接触孔；通过该接触掩模的孔刻蚀该第二非导电层，以在该第二非导电层中形成衬底接触孔和栅极接触孔；去除该接触掩模；以及在该第二非导电层上沉积一第二导电层，该第二导电层通过该衬底接触孔延伸以形成与衬底的接触，该第二导电层通过该栅极接触孔延伸以形成与该导电栅极材料的接触。...

【技术特征摘要】
US 2002-3-22 10/104,811一种制造MIS器件的方法，包括提供一个以第一导电类型的杂质掺杂的半导体衬底；在一半导体衬底上生长一第二导电类型的外延层；在该外延层的表面上形成一沟槽掩模，该沟槽掩模具有在该器件的有源区中的第一孔和在该器件的接线端区中的第二孔，该接线端区位于该有源区与一通道终止区之间；通过该沟槽掩模中的第一和第二孔刻蚀该外延层，以形成第一和第二沟槽，该第二沟槽基本比该第一沟槽宽；去除该沟槽掩模；在该第一和第二沟槽的壁上形成一第一非导电层；向该第一和第二沟槽中沉积一导电栅极材料层，该导电栅极材料层溢出该沟槽至该衬底的表面上；刻蚀该导电栅极材料，使得该第一沟槽中的该导电栅极材料的表面降低至比该衬底的表面低的水平，而该第二沟槽中的导电栅极材料基本被去除；向该外延层的表面上、该第一沟槽中的栅极材料上和该第二沟槽中沉积一第二非导电层；在该第二非导电层上形成一接触掩模，该接触掩模具有衬底接触孔和栅极接触孔；通过该接触掩模的孔刻蚀该第二非导电层，以在该第二非导电层中形成衬底接触孔和栅极接触孔；去除该接触掩模；以及在该第二非导电层上沉积一第二导电层，该第二导电层通过该衬底接触孔延伸以形成与衬底的接触，该第二导电层通过该栅极接触孔延伸以形成与该导电栅极材料的接触。2.如权利要求1的方法，包括在该第二导电层上形成一金属掩模，该金属掩模具有孔；以及 通过该金属掩模中的孔刻蚀该第二导电层。3.一种沟槽栅极型MIS器件，包括一有源器件区和一通道终止区，该器件包括 一半导体衬底，通常掺杂为第一导电类型；一外延层，位于该衬底上；一第一沟槽，形成在该器件的有源区中的外延层中，一绝缘层沿该沟槽的壁设置，该沟 槽含有一种导电栅极材料，该导电栅极材料的表面处于比该外延层的表面低的水平；一第二沟槽，形成在该外延层的位于该有源区与该通道终止区之间的位置，在该第二 沟槽的至少一个位置中，该第二沟槽基本比该第一沟槽宽；一非导电层，位于该有源区中的外延层上，该非导电层具有在有源区中的孔；以及 一导电层位于该非导电层上，该导电层包括一载流部分和一栅极总线部分，该载流部 分位于该有源区中，该栅极总线部分位于该有源区与该通道终止区之间，该载流部分通过 该非导电层中的孔延伸，以形成与该...

【专利技术属性】
技术研发人员：阿纳普巴拉，多曼皮泽尔，杰克科雷克，施晓荣，西克路伊，
申请(专利权)人：西利康尼克斯股份有限公司，
类型：发明
国别省市：US[]