像素阵列基板、导电结构以及显示面板制造技术

本发明专利技术有关于一种像素阵列基板，其包括基板、像素阵列、第一引线、第一接垫、第一绝缘层、第二引线以及第二接垫。基板具有显示区以及非显示区。像素阵列位于显示区内。第一引线与像素阵列电性连接，并且由显示区延伸至非显示区。第一接垫位于非显示区内，其中每一第一接垫与对应的一条第一引线电性连接。第一绝缘层覆盖第一引线且暴露出第一接垫。第二引线位于绝缘层上且与像素阵列电性连接，并且由显示区延伸至非显示区。第二接垫位于非显示区内且设置于绝缘层上，其中每一第二接垫与对应的一条第二引线电性连接。特别是，每一第一接垫与水平方向上的邻近的第二接垫之间的距离为１０～２０ｕｍ。

【技术实现步骤摘要】

本专利技术是有关于一种像素阵列基板、导电结构以及显示面板。
技术介绍
一般来说，液晶显示器中的液晶显示面板是由像素阵列基板、彩色滤光阵列基板 和夹于两基板之间的液晶层所构成。在像素阵列基板中，还会在非显示区设置接垫以及引 线，以使像素阵列与驱动芯片之间电性连接。随着显示器的发展，小尺寸显示面板上的多媒体显示功能以及高分辨率需求已经 是基本需求。为了上述需求，在原芯片尺寸中设计出更多信道数目的驱动芯片也已经发展 出。因此，为了实现在小尺寸显示器具有丰富的多媒体显示功能以及高分辨率，且在不增加 驱动芯片的数量以降低芯片成本的前提下，如何缩小显示器的非显示区内的接垫与接垫之 间的距离以搭配多信道的驱动芯片已经成为发展重点之一。
技术实现思路
本专利技术提供一种像素阵列基板、导电结构以及显示面板，其可以有效地缩小接垫 与接垫之间的间距。本专利技术提出一种像素阵列基板，其包括基板、像素阵列、第一引线、第一接垫、第一 绝缘层、第二引线以及第二接垫。基板具有显示区以及非显示区。像素阵列位于显示区内。 第一引线与像素阵列电性连接，并且由显示区延伸至非显示区。第一接垫位于非显示区内， 其中每一第一接垫与对应的一条第一引线电性连接。第一绝缘层覆盖第一引线且暴露出 第一接垫。第二引线位于第一绝缘层上且与像素阵列电性连接，并且由显示区延伸至非显 示区。第二接垫位于非显示区内且设置于第一绝缘层上，其中每一第二接垫与对应的一条 第二引线电性连接。特别是，每一第一接垫与水平方向上的邻近的第二接垫之间的距离为 10 20um。所述的像素阵列基板，其中，每一第一接垫与邻近的第二接垫之间相距10 15um。所述的像素阵列基板，其中，这些第一引线与这些第二引线彼此大体上平行。所述的像素阵列基板，其中，这些第一引线与这些第二引线彼此至少部分重叠设置。所述的像素阵列基板，其中，这些第一接垫与这些第二接垫在垂直方向上排列成 一直线，且这些第一接垫与这些第二接垫在水平方向上也排列成一直线。所述的像素阵列基板，其中，还包括至少一驱动芯片，位于该基板的该非显示区中，其中该驱动芯片上具有多个导电 凸块，且这些导电凸块与这些第一接垫及这些第二接垫电性连接。所述的像素阵列基板，其中，这些导电凸块具有至少一斜角结构。所述的像素阵列基板，其中，还包括一异方性导电胶，位于该驱动芯片的这些导电凸块与这些第一接垫与这些第二接垫之间。所述的像素阵列基板，其中，这些第一接垫与这些第二接垫分别具有一长度以及 一宽度，该长度介于40 120um，且该宽度介于12 26um。所述的像素阵列基板，其中，这些第一、第二接垫与这些第一、第二引线不重叠。所述的像素阵列基板，其中，这些第一接垫与这些第二接垫轮流交替设置。所述的像素阵列基板，其中，还包括一第二绝缘层，位于该第一绝缘层上，该第二 绝缘层覆盖这些第二引线且暴露出这些第一接垫以及这些第二接垫。本专利技术提出一种显示面板，其包括如上所述的像素阵列基板、位于像素阵列基板 的对向的对向基板以及位于像素阵列基板与对向基板之间的显示介质。本专利技术提出一种导电结构，其包括第一接垫、第一引线、第一绝缘层、第二接垫以 及第二引线。第一引线与第一接垫电性连接。第一绝缘层覆盖第一引线且暴露出第一接垫。 第二接垫位于第一绝缘层上。第二引线位于第一绝缘层上且与第二接垫电性连接，其中第 一、第二引线位于第一接垫与第二接垫之间，且第一接垫与第二接垫之间相距10 20um。所述的导电结构，其中，每一第一接垫与邻近的第二接垫之间相距10 15um。所述的导电结构，其中，该第一引线与该第二引线彼此大体上平行。所述的导电结构，其中，该第一引线与该第二引线彼此至少部分重叠设置。所述的导电结构，其中，该第一接垫与该第二接垫分别具有一长度以及一宽度，该 长度介于40 120um，且该宽度介于12 26um。所述的导电结构，其中，还包括一第二绝缘层，位于该第一绝缘层上，该第二绝缘 层覆盖该第二引线且暴露出该第一接垫以及该第二接垫。基于上述，本专利技术的每一第一接垫与水平方向上的邻近的第二接垫之间的距离为 10 20um，且第一接垫与第二接垫之间有第一绝缘层隔离。因此，本专利技术可以将第一接垫 与第二接垫之间距有效地缩小且两者之间不会产生短路。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。附图说明图1是根据本专利技术一实施例的像素阵列基板的俯视示意图；图2A是根据本专利技术一实施例的像素阵列基板的非显示区中的引线与接垫的示意 图；图2B是图2A沿着剖面线A_A’的剖面示意图；图3A是根据本专利技术一实施例的像素阵列基板的非显示区中的引线与接垫的示意 图；图3B是图3A沿着剖面线A-A’的剖面示意图；图4A是根据本专利技术一实施例的像素阵列基板的非显示区中的引线与接垫的示意 图；图4B是图4A沿着剖面线A_A’的剖面示意图；图5是根据本专利技术一实施例的在像素阵列基板的非显示区中的接垫上接合驱动 芯片的俯视示意图6是图5沿着剖面线A-A’的剖面示意图；图7是根据本专利技术一实施例的显示面板的剖面示意图。其中，附图标记10 像素阵列基板20 ；对向基板30 显示介质100 基板102 显示区104 非显示区110:第一接垫120 第一绝缘层130 第二绝缘层112:第一引线220 第二接垫212:第二引线502:导电凸块502a:斜角结构150 驱动芯片142、144:接触层600:异方性导电胶602:导电颗粒P 像素结构T 主动元件PE:像素电极SL 扫描线DL 数据线L:引线Wl W4:宽度/长度Sl S4 距离具体实施例方式以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。图1是根据本专利技术一实施例的像素阵列基板的俯视示意图。图2A是根据本专利技术 一实施例的像素阵列基板的非显示区中的引线与接垫的示意图。图2B是图2A沿着剖面线 A-A'的剖面示意图。请同时参照图1、图2A以及图2B，本实施例的像素阵列基板包括基板 100，基板100具有显示区102以及非显示区104。在本实施例中，基板100的材质可为玻 璃、石英、有机聚合物、不透光/反射材料或是其它可适用的材料。另外，非显示区104位于 显示区102的周围。在基板100的显示区102中设置有像素阵列，此像素阵列包括扫描线SL、数据线DL以及像素结构P。扫描线SL与数据线DL彼此交错设置。换言之，数据线DL的延伸方向 与扫描线SL的延伸方向不平行，较佳的是，数据线DL的延伸方向与扫描线SL的延伸方向 垂直。另外，扫描线SL与数据线DL属于不同的膜层，也可属于相同膜层。基于导电性的考 虑，扫描线SL与数据线DL —般是使用金属材料。然，本专利技术不限于此，根据其它实施例， 扫描线SL与数据线DL也可以使用其它导电材料。例如合金、金属材料的氮化物、金属材 料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆叠 层。每一像素结构P与对应的一条扫描线SL以及对应的一条数据线DL电性连接，且每一像 素结构P具有主动元件T以及像素电极PE。主动元件T例如是底部栅极型薄膜晶体管或是 顶部栅极型薄膜晶体管，其包括栅极、通道、源极以及漏极。栅极与扫描线SL电性连接。源 极与数据线DL电性连本文档来自技高网...

【技术保护点】
一种像素阵列基板，其特征在于，包括：一基板，其具有一显示区以及一非显示区；一像素阵列，位于该显示区内；多条第一引线，其与该像素阵列电性连接，并且由该显示区延伸至该非显示区；多个第一接垫，位于该非显示区内，其中每一第一接垫与对应的一条第一引线电性连接；一第一绝缘层，覆盖这些第一引线且暴露出这些第一接垫；多条第二引线，位于该第一绝缘层上且与该像素阵列电性连接，并且由该显示区延伸至该非显示区；多个第二接垫，位于该非显示区内且设置于该第一绝缘层上，其中每一第二接垫与对应的一条第二引线电性连接，其中每一第一接垫与水平方向上的邻近的第二接垫之间的距离为１０～２０ｕｍ。

【技术特征摘要】
一种像素阵列基板，其特征在于，包括一基板，其具有一显示区以及一非显示区；一像素阵列，位于该显示区内；多条第一引线，其与该像素阵列电性连接，并且由该显示区延伸至该非显示区；多个第一接垫，位于该非显示区内，其中每一第一接垫与对应的一条第一引线电性连接；一第一绝缘层，覆盖这些第一引线且暴露出这些第一接垫；多条第二引线，位于该第一绝缘层上且与该像素阵列电性连接，并且由该显示区延伸至该非显示区；多个第二接垫，位于该非显示区内且设置于该第一绝缘层上，其中每一第二接垫与对应的一条第二引线电性连接，其中每一第一接垫与水平方向上的邻近的第二接垫之间的距离为10～20um。2.根据权利要求1所述的像素阵列基板，其特征在于，每一第一接垫与邻近的第二接 垫之间相距10 15um。3.根据权利要求1所述的像素阵列基板，其特征在于，这些第一引线与这些第二引线 彼此大体上平行。4.根据权利要求1所述的像素阵列基板，其特征在于，这些第一引线与这些第二引线 彼此至少部分重叠设置。5.根据权利要求1所述的像素阵列基板，其特征在于，这些第一接垫与这些第二接垫 在垂直方向上排列成一直线，且这些第一接垫与这些第二接垫在水平方向上也排列成一直 线。6.根据权利要求5所述的像素阵列基板，其特征在于，还包括至少一驱动芯片，位于该基板的该非显示区中，其中该驱动芯片上具有多个导电凸块， 且这些导电凸块与这些第一接垫及这些第二接垫电性连接。7.根据权利要求6所述的像素阵列基板，其特征在于，这些导电凸块具有至少一斜角 结构。8.根据权利要求6所述的像素阵列基板，其特征在于，还包括一异方性导电胶，位于该 驱动芯片的这些导电凸块与这些第一接垫与这些第二接垫之间。9.根据权利要求1所述的像素阵列基板，其特征在于，这些第一接垫与这些第二接垫 分别具有...

【专利技术属性】
技术研发人员：叶财记，陈执群，彭文辉，黄婷薰，许胜允，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]