衬底处理方法、半导体器件的制造方法、衬底处理系统及记录介质技术方案

技术编号：40804908 阅读：16 留言：0更新日期：2024-03-28 19:29

本申请涉及衬底处理方法、半导体器件的制造方法、衬底处理系统及记录介质。提供以高精度在所期望的表面上选择性地形成膜技术。其包括：(a)(a1)将氧化剂和还原剂激发成等离子体状态并向具有第1表面和第2表面的衬底供给的工序、(a2)将还原剂激发成等离子体状态并向前述衬底供给的工序；和(b)对进行(a)之后的前述衬底进行热处理的工序。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术涉及衬底处理方法、半导体器件的制造方法、衬底处理系统及记录介质。

技术介绍

1、作为半导体器件的制造工序的一个工序，有时进行在衬底的表面露出的材质不同的多种表面之中在特定表面上选择性地生长并形成膜的处理(以下，也将该处理称为选择生长或选择成膜)(例如参见专利文献1～3)。

2、现有技术文献

3、专利文献

4、专利文献1：日本特开2021-106242号公报

5、专利文献2：日本特开2020-155452号公报

6、专利文献3：日本特开2020-155607号公报

技术实现思路

1、专利技术所要解决的课题

2、本专利技术提供以高精度在所期望的表面上选择性地形成膜的技术。

3、用于解决课题的手段

4、根据本专利技术的一个方式，提供一种技术，其包括：

5、(a)(a1)将氧化剂和还原剂激发成等离子体状态并向具有第1表面和第2表面的衬底供给的工序、和(a2)将还原剂激发成等离子体状态并向前述衬底供给的工序；和

6、(b)对进行(a)之后的前述衬底进行热处理的工序。

7、专利技术效果

8、根据本专利技术，能够以高精度在所期望的表面上选择性地形成膜。

【技术保护点】

1.衬底处理方法，其具有：

2.如权利要求1所述的衬底处理方法，其还具有：

3.如权利要求2所述的衬底处理方法，其还具有：

4.如权利要求1所述的衬底处理方法，其中，(a)还包括(a3)将氧化剂和还原剂激发成等离子体状态并向进行(a1)及(a2)后的所述衬底进行供给的工序。

5.如权利要求1所述的衬底处理方法，其中，使(b)中的处理温度为(a)中的处理温度以上。

6.如权利要求2所述的衬底处理方法，其中，使(b)中的处理温度为(a)及(c)中各自的处理温度以上。

7.如权利要求3所述的衬底处理方法，其中，使(b)中的处理温度为(a)、(c)及(d)中各自的处理温度以上。

8.如权利要求1所述的衬底处理方法，其中，使(b)中的处理温度为100℃以上400℃以下。

9.如权利要求1所述的衬底处理方法，其中，

10.如权利要求1所述的衬底处理方法，其中，

11.如权利要求1所述的衬底处理方法，其中，所述衬底还具有第3表面及第4表面中的至少任一者。

12.如

13.如权利要求11所述的衬底处理方法，其中，

14.如权利要求2所述的衬底处理方法，其中，所述衬底还具有第3表面及第4表面中的至少任一者，

15.如权利要求3所述的衬底处理方法，其中，所述衬底还具有第3表面及第4表面中的至少任一者，

16.如权利要求1～10中任一项所述的衬底处理方法，其中，所述第1表面由含锗膜构成，所述第2表面由含硅膜构成。

17.如权利要求11～15中任一项所述的衬底处理方法，其中，所述第1表面由含锗膜构成，所述第2表面由含硅膜构成，所述第3表面由含氮膜构成，所述第4表面由含氧膜构成。

18.如权利要求1～10中任一项所述的衬底处理方法，其中，在所述衬底的表面设有凹部，所述第1表面为所述凹部的底面，所述第2表面为所述凹部的侧面、或为所述凹部的侧面及上表面。

19.如权利要求11～15中任一项所述的衬底处理方法，其中，在所述衬底的表面设有凹部，所述第1表面为所述凹部的底面，所述第2表面为所述凹部的侧面、或为所述凹部的侧面及上表面，所述第3表面及所述第4表面为所述衬底的表面中与所述凹部不同的部分的表面。

20.半导体器件的制造方法，其具有：

21.衬底处理系统，其为对衬底进行处理的衬底处理系统，所述衬底处理系统具有：

22.计算机可读取的记录介质，其记录有利用计算机使衬底处理系统执行下述步骤的程序：

...

【技术特征摘要】