本发明专利技术公开了一种高压功率半导体器件的边缘终端结构，包括若干个将功率半导体器件环绕、与衬底具有相反导电类型的场限环，在每个场限环单侧或两侧设有与场限环导电类型相同，掺杂浓度小于场限环的掺杂区域，场限环上覆有场板，场限环与场板之间用二氧化硅层间隔。场板的材料可选自铜、铝、多晶硅或掺氧多晶硅等。由于在传统场限环的周围增加了浓度更低的掺杂区域可有效减小了边缘元胞电场线的密集程度，降低了边缘元胞承受的电场强度，使击穿电压得到提高，有效提高边缘终端结构的面积效率，节省了芯片面积，缩减了芯片成本。
【技术实现步骤摘要】
本专利技术涉及半导体器 件
，尤其涉及一种高压功率半导体器件的边缘终端 结构。
技术介绍
功率半导体器件，如垂直双扩散场效应晶体管(VDMOS)、绝缘栅双极型晶体管 (IGBT)等，为了得到一定的电流能力，往往是由若干元胞并联而成。由于元胞与元胞之间相 互之间形成耗尽，因而不容易发生击穿。但是边缘元胞(又称过渡区或主结)由于耗尽层 边缘的曲率半径小，造成电场线密集，它的电场强度远高于体内，因而击穿电压会远低于体 内，击穿首先会发生在边缘元胞的表面。因此要采取特殊结构保护边缘元胞不提前击穿，以 提高器件击穿电压，这些特殊结构就被称为终端结构。终端结构的作用就是减小边缘元胞 承受的电场强度，从而提高边缘元胞的击穿电压，即提高了整个器件的击穿电压。边缘终端 结构是功率半导体器件最核心的技术之一，边缘终端结构的优劣直接影响到功率器件的最 高工作电压、漏电流大小及器件的稳定性和可靠性。目前常用的终端结构为场限环和场板的组合结构，如图1所示，该结构主要包括 场限环2和场板4，场限环2和场板4之间有氧化层3隔离，场限环2内掺杂与衬底导电类 型不同的离子，与衬底之间形成耗尽层，场限环2和场板4为环状结构，并将器件1包围。采 用场限环后，当反向电压增加到一定值时，边缘元胞上的耗尽层扩展到达场限环上，与场限 环的耗尽层相连，如图1所示，边缘元胞与三个场限环的耗尽层互相穿通，使所加电压的一 部分由场限环分担，减小了边缘元胞的电场强度，将边缘元胞的电场的值限制在临界击穿 电场以内，并明显的改善边缘元胞耗尽区的曲率，减小了电场线密集程度，从而使击穿电压 增大。对于场限环的设计，主要考虑的是场限环的个数、间距等。通常来说，耐压会随着 场限环个数的增加而上升，但是，场限环数目的增多也会增大所占的芯片面积，即会增加芯 片的成本。因此，如何在不增加场限环个数，不增加芯片面积的情况下，提高耐压，即提高芯 片面积的利用效率就成了关注的问题。
技术实现思路
本专利技术提供了一种高压功率半导体器件的边缘终端结构，有效提高边缘终端结构 的面积效率，节省芯片面积，缩减芯片成本。一种高压功率半导体器件的边缘终端结构，包括若干个将半导体器件环绕、与衬 底具有相反导电类型的场限环，在场限环单侧或两侧设有与场限环导电类型相同，掺杂浓 度小于场限环的掺杂区域。场限环的浓度越低，场限环处的电场强度就越小，耐压就越高。但是，场限环内浓 度的降低也有个极限，当场限环内浓度降低到使场限环与衬底之间形成的在场限环一侧的 耗尽层把场限环完全耗尽，即该耗尽层的厚度等于场限环的结深，此时若浓度再降低反而会使电场强度增大，耐压减小。这个使耗尽层的厚度等于场限环的结深的浓度称之为场限 环的极限浓度本专利技术在传统的场限环结构基础上增加了浓度更低的掺杂区域，形成一种新的边 缘终端结构，由于场限环的浓度大于极限浓度，场限环不会完全耗尽，因而可以进一步降低 增加的掺杂区域的浓度，甚至可以降到极限浓度以下，从而可以使场限环的电场强度进一 步降低，器件的击穿电压得到进一步提高。为了进一步提高边缘终端结构的性能，所述的场限环上还可覆有场板，场限环与 场板之间用二氧化硅层间隔，所述的场板选自金属、多晶硅、掺氧多晶硅，相邻的场板之间 用二氧化硅间隔，该二氧化硅厚度大于场限环与场板之间的二氧化硅层。在场限环上覆盖场板后，边缘元胞处部分径向分布的电场线会变为指向场板的纵 向分布，从而减小了边缘元胞电场线的密集程度，降低了边缘元胞承受的电场强度，使击穿 电压得到提高。本专利技术的有益效果是在不增加场限环个数，不增加芯片面积的情况下，可比现有 技术提高耐压20%以上，即达到相同的耐压，可使用更少的场限环个数，有效的提高了边缘 终端结构的面积效率，节省了芯片面积，减小了芯片成本。附图说明图1为传统高压功率半导体器件的边缘终端结构剖面图；图2为本专利技术一个实施例边缘终端结构的剖面图；图3为图2所示边缘终端结构的俯视图；图4为本专利技术另一个实施例边缘终端结构的剖面图；图5为图1所示传统边缘终端结构与图2所示本专利技术边缘终端结构的击穿曲线；图6为图4所示实施例与图1所示的传统场限环的电场分布对比图。具体实施例方式实施例1图2给出了本专利技术的一种实施例，如图所示，在砷离子(As)浓度为5*1022cm_3的 N型硅衬底1(厚度20 μ m)上外延与之相同导电类型的外延层2，外延层2的电阻率为 5Q*cm，厚度为17 μ m。在外延层2的上表面设有高压功率器件12，该器件可以是VDMOS、 LDM0S、BJT等，器件由若干个元胞并联而成，图中只画出了边缘元胞的边缘区域作为其示意 图。器件12上设有电极10和场板8，它们是实现芯片核心功能的有源区11。另外在衬底 1底部同样设有电极9，作为测试芯片的外接电极。在器件12相对于有源区11的外侧设有P型掺杂区域5a，在该P型掺杂区域5a的 两侧设有浓度更小的P-型掺杂区域6a，两个导电类型相同但浓度不同的掺杂区域形成场限 环7a，场限环7a为一环形结构，将有源区11包围，如图3所示，图中有源区11内的矩阵型 方框表示元胞。这两个掺杂区域可采用二次离子注入工艺制作，首先在外延层2的相应区 域进行硼离子注入，形成浓度为5*1016cm_3，结深为3 3. 5 μ m的掺杂区域5a，由于进入硅 外延层的硼离子会发生横向扩散，掺杂区域5a呈现弧形边缘。然后通过掩模板对掺杂区域 5a两侧再次进行硼离子注入，此次注入的离子剂量比形成掺杂区域5a的注入剂量较小，形成掺杂区域5a两侧的浓度较低的掺杂区域6a，其浓度为5*1014cm_3，结深1 1. 5 μ m。在本实施例在场限环7a的外围还设置了两个场限环7b和7c，其结构与参数与场限环7a相同，均是由浓度较大的P型掺杂区域5b、5c和其两侧的浓度较低的P—型掺杂区域 6b,6c组成，两场限环之间间距为8 10 μ m，场限环7a与有源区内器件之间的间距为7 8μπι。在场限环7a之上设有相应的氧化层3a，厚度0.6 μ m。氧化层3a之上覆有用金属铝 制作的场板8a，厚度为2. 6 μ m。由于氧化层3a和场板8a将环形的场限环7a覆盖，则它们 也为如图3所示的环形结构，但在图3中，为了图形的直观，没有将氧化层3a和场板8a画 出。场限环7b、7c之上同样覆盖有结构相同的氧化层3b、3c和场板8b、8c，它们的结构和参 数相同。两场限环的场板之间用分别用氧化层4a、4b、4c隔开，其厚度比覆盖在场限环与场 板之间的氧化层的厚度大，为1. 2 μ m。三个将有源区11包围的场限环及其之上的氧化层和 场板组成了本实施例的边缘终端结构。当然。场限环的数目可由实际需要做适当增减。本实施例提供了在N型硅衬底上制作边缘终端结构的例子，本领域的技术人员可 以很容易的推知，该结构同样可以在P型硅衬底上实施，只需变换本实施例中相应的导电 类型即可。将图1所示的传统边缘终端结构与图2所示的本专利技术边缘终端结构分别作耐压测 试，测试结果如图4所示。其中曲线1表示传统边缘终端结构的测试曲线，曲线2表示本发 明边缘终端结构的测试曲线。由图观之，专利技术边缘终端结构具有更好的击穿特性，能够承受 更高的电压冲击，因而能够对芯片有源区内的功率器件提供更为安全的保护。实施本文档来自技高网...
【技术保护点】
一种高压功率半导体器件的边缘终端结构，包括若干个将功率半导体器件环绕、与衬底具有相反导电类型的场限环，其特征在于，在场限环单侧或两侧设有与场限环导电类型相同，掺杂浓度小于场限环的掺杂区域。
【技术特征摘要】
【专利技术属性】
技术研发人员：胡佳贤，韩雁，张世峰，张斌，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[中国|杭州]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。