【技术实现步骤摘要】
本申请属于功率器件，尤其涉及一种高短路耐量的超结mosfet及其制备方法、芯片。
技术介绍
1、碳化硅（sic）作为第三代半导体材料的典型代表，也是目前晶体生产技术和器件制造水平最成熟，应用最广泛的宽禁带半导体材料之一。目前，sic已经形成了全球的材料、器件和应用产业链。sic金氧半场效晶管（metal-oxide- semiconductorfield-effecttransistor，mosfet）属于新型的功率半导体器件，由于碳化硅材料具有较高的击穿电场，较高的饱和漂移速度，因此，碳化硅mosfet具有高击穿电压和高频特性。
2、然而，目前的传统的超结mosfet器件存在短路耐量较高的问题。
技术实现思路
1、为了解决上述技术问题，本申请实施例提供了一种高短路耐量的超结mosfet及其制备方法、芯片，可以在解决目前的超结mosfet器件存在的短路耐量较高的问题。
2、本申请实施例第一方面提供了一种高短路耐量的超结mosfet，所述高短路耐量的超结mosfet包括：
3、碳化硅衬底和漏极层，所述漏极层形成于所述碳化硅衬底的背面；
4、n型漂移区，形成于所述碳化硅衬底的正面，其中，所述n型漂移区为凹形结构；
5、p型掺杂区，形成于所述n型漂移区的凹槽底部以及凹槽内壁，且所述p型掺杂区为u形结构；
6、绝缘介质层，形成于所述p型掺杂区的凹槽内；
7、第一p型屏蔽区、第二p型屏蔽区，分别形成于所述绝缘
8、栅极介质层和栅极多晶硅层，形成于所述绝缘介质层的上，且所述栅极介质层包裹所述栅极多晶硅层；
9、第一p型基区、第二p型基区，形成于所述栅极介质层的两侧；
10、第一n型源区、第二n型源区，形成于所述栅极介质层的两侧，其中，所述第一n型源区形成于所述第一p型基区上，所述第二n型源区形成于所述第二p型基区上；
11、第一p型体区和第二p型体区，形成于所述n型漂移区上，且所述第一p型体区与所述第一p型基区接触，所述第二p型体区与所述第二p型基区接触；
12、源极层，形成于所述第一n型源区、所述第二n型源区、所述第一p型体区和所述第二p型体区上。
13、在一些实施例中，所述绝缘介质层由高k介质材料制备。
14、在一些实施例中，所述绝缘介质层为氧化硅。
15、在一些实施例中，所述第一p型屏蔽区与所述栅极介质层、所述绝缘介质层接触，并延伸至所述n型漂移区中；所述第二p型屏蔽区与所述栅极介质层、所述绝缘介质层接触，并延伸至所述n型漂移区中。
16、在一些实施例中，所述第一p型屏蔽区的宽度大于所述p型掺杂区的侧部的宽度，且与所述第一p型基区相对，所述第一p型屏蔽区与所述第一p型基区之间设有n型漂移区；
17、和/或者
18、所述第二p型屏蔽区的宽度大于所述p型掺杂区的侧部的宽度，且与所述第二p型基区相对，所述第二p型屏蔽区与所述第二p型基区之间设有n型漂移区。
19、在一些实施例中，所述第一p型屏蔽区的宽度小于所述第一p型基区的宽度；所述第二p型屏蔽区的宽度小于所述第二p型基区的宽度。
20、在一些实施例中，所述第一p型屏蔽区和所述第二p型屏蔽区以所述绝缘介质层为中轴线对称设置。
21、在一些实施例中，所述第一p型屏蔽区和所述第二p型屏蔽区的掺杂浓度大于所述p型掺杂区的掺杂浓度。
22、本申请实施例第二方面还提供了一种高短路耐量的超结mosfet的制备方法，所述高短路耐量的超结mosfet的制备方法包括：
23、在碳化硅衬底的正面外延生长漂移层，并依次注入n型掺杂离子和p型掺杂离子形成n型漂移区和p型屏蔽层，然后继续外延生长漂移层并注入n型掺杂离子形成包裹所述p型屏蔽层的n型漂移区；
24、在所述n型漂移区上依次注入p型掺杂离子和n型掺杂离子形成p型基层、n型源层、第一p型体区和第二p型体区；其中，所述第一p型体区和所述第二p型体区位于所述p型基层的两侧；
25、在所述n型源层上进行刻蚀形成深入至所述n型漂移区的第一深槽，以将所述p型屏蔽层划分为第一p型屏蔽区和第二p型屏蔽区，将所述p型基层划分为第一p型基区和第二p型基区，将所述n型源层划分为第一n型源区和第二n型源区；
26、在所述第一深槽的底部以及侧壁形成p型掺杂区；其中，所述p型掺杂区呈u形结构，且所述p型掺杂区的两端分别与所述第一p型屏蔽区和所述第二p型屏蔽区接触；
27、在所述p型掺杂区的凹槽内形成绝缘介质层，并在所述绝缘介质层上形成栅极介质层和栅极多晶硅层；其中，所述栅极介质层包裹所述栅极多晶硅层；
28、在所述第一n型源区和所述第二n型源区上形成源极层，并在所述碳化硅衬底的背面形成漏极层。
29、本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的高短路耐量的超结mosfet；或者包括如上述实施例所述的制备方法制备的高短路耐量的超结mosfet。
30、本申请实施例的有益效果：在碳化硅衬底的正面形成凹形结构的n型漂移区，n型漂移区的凹槽底部以及凹槽内壁形成p型掺杂区，p型掺杂区的凹槽内形成绝缘介质层，并通过在绝缘介质层的两侧形成与所p型掺杂区接触第一p型屏蔽区、第二p型屏蔽区，使得p型屏蔽区和p型体区之间形成jfet区，并由第一p型屏蔽区、第二p型屏蔽区延伸至jfet区，有利于减小器件内的电流路径，降低饱和电流，达到提升短路耐量的目的，还通过p型掺杂区辅助n型漂移区耗尽，从而适当提高n型漂移区的掺杂浓度，降低器件的导通电阻。
本文档来自技高网...【技术保护点】
1.一种高短路耐量的超结MOSFET，其特征在于，所述高短路耐量的超结MOSFET包括：
2.如权利要求1所述的高短路耐量的超结MOSFET，其特征在于，所述绝缘介质层由高K介质材料制备。
3.如权利要求1所述的高短路耐量的超结MOSFET，其特征在于，所述绝缘介质层为氧化硅。
4.如权利要求1所述的高短路耐量的超结MOSFET，其特征在于，所述第一P型屏蔽区与所述栅极介质层、所述绝缘介质层接触，并延伸至所述N型漂移区中；所述第二P型屏蔽区与所述栅极介质层、所述绝缘介质层接触，并延伸至所述N型漂移区中。
5. 如权利要求1所述的高短路耐量的超结MOSFET，其特征在于，所述第一P型屏蔽区的宽度大于所述P型掺杂区的侧部的宽度，且与所述第一P型基区相对，所述第一P型屏蔽区与所述第一P型基区之间设有N型漂移区；
6.如权利要求1所述的高短路耐量的超结MOSFET，其特征在于，所述第一P型屏蔽区的宽度小于所述第一P型基区的宽度；所述第二P型屏蔽区的宽度小于所述第二P型基区的宽度。
7.如权利要求1所述的高短路耐量的超
8.如权利要求1-6任一项所述的高短路耐量的超结MOSFET，其特征在于，所述第一P型屏蔽区和所述第二P型屏蔽区的掺杂浓度大于所述P型掺杂区的掺杂浓度。
9.一种高短路耐量的超结MOSFET的制备方法，其特征在于，所述高短路耐量的超结MOSFET的制备方法包括：
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的高短路耐量的超结MOSFET；或者包括如权利要求9所述的制备方法制备的高短路耐量的超结MOSFET。
...【技术特征摘要】
1.一种高短路耐量的超结mosfet，其特征在于，所述高短路耐量的超结mosfet包括：
2.如权利要求1所述的高短路耐量的超结mosfet，其特征在于，所述绝缘介质层由高k介质材料制备。
3.如权利要求1所述的高短路耐量的超结mosfet，其特征在于，所述绝缘介质层为氧化硅。
4.如权利要求1所述的高短路耐量的超结mosfet，其特征在于，所述第一p型屏蔽区与所述栅极介质层、所述绝缘介质层接触，并延伸至所述n型漂移区中；所述第二p型屏蔽区与所述栅极介质层、所述绝缘介质层接触，并延伸至所述n型漂移区中。
5. 如权利要求1所述的高短路耐量的超结mosfet，其特征在于，所述第一p型屏蔽区的宽度大于所述p型掺杂区的侧部的宽度，且与所述第一p型基区相对，所述第一p型屏蔽区与所述第一p型基区之间设有n型漂移区；
6...
【专利技术属性】
技术研发人员：张婷，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。