半导体装置制造方法及图纸

本发明专利技术涉及一种半导体装置，包括：由被添加了导电型杂质的材料构成的半导体区域；在所述半导体区域的表面上形成的绝缘膜；和在所述绝缘膜上形成、至少与所述绝缘膜相接的部分由具有比Ｓｉ的费米能级更接近所述半导体区域的费米能级的费米能级的材料构成、且具有导电性的栅电极。

【技术实现步骤摘要】

本专利技术涉及具备MISFET (Metal Insulator Semiconductor Field Effect Transistor)的半导体装置。
技术介绍
例如，由于SiC (碳化硅silicon carbide)半导体的绝缘破坏抗性及热传导率等 出色，所以作为适合混合动力汽车的逆变器等用途的半导体而备受瞩目。图19是现有的SiC半导体装置的示意剖面图。SiC半导体装置101具备成为SiC半导体装置101的基体的N+型4H_SiC基板102。 SiC基板102是由SiC单晶体构成、以Si原子被显现于外表面的Si面为主面(表面121)、 具有该表面121相对(0001)面向轴方向倾斜的偏移角的基板。在图19中，用虚 线表示了 SiC半导体装置101中的(0001)面。在SiC基板102的表面121，层叠有比SiC基板102更低浓度地掺杂了 N型杂质的 由SiC构成的N-型外延层103。外延层103由从SiC基板102的表面121开始生长的SiC 形成，具有与表面121平行的主面(表面117)。外延层103的基层部，构成了维持外延生长后的状态的N_型漏极区域104。而且， 在外延层103中，在漏极区域104上以与漏极区域104相接的形式形成有P型主体区域105。在外延层103中，从表面117向下挖而形成了栅极沟槽106。栅极沟槽106沿层厚 方向贯通主体区域105，其最深部(底面116)到达漏极区域104。就栅极沟槽106而言，相 互对置的侧面118A与侧面118B的距离随着向深度方向进展而变窄，形成为侧面118A、118B 相对于与外延层103的表面117垂直的假想面S6,以锥角θ 6倾斜的锥状。在栅极沟槽106内，按照覆盖栅极沟槽106的内面整个区域的方式，形成有由SiO2 构成的栅极绝缘膜107。而且，通过以掺杂了 N型杂质的多晶硅材料(N型Poly-Si)完全掩埋栅极绝缘膜 107的内侧，在栅极沟槽106内埋设了栅电极108。在外延层103的表层部，相对于栅极沟槽106在与栅极宽度正交的方向(图19中 的左右方向)的两侧，形成有N+型源极区域109。而且，在外延层103中，形成有从其表面 117贯通与栅极宽度正交的方向上的源极区域109的中央部、与主体区域105连接的P+型 主体接触区域110。在外延层103上，层叠有由SiO2构成的层间绝缘膜111。经由在该层间绝缘膜111 上形成的接触孔(未图示)，源极布线112与源极区域109连接，栅极布线113与栅电极108 连接。在SiC基板102的与表面121相反侧的背面118上连接有漏极布线115。在源极布线112接地、漏极布线115被施加了正电压的状态下，通过对栅电极108 施加阈值以上的电压，在主体区域105中的与栅极绝缘膜107的界面附近形成沟道，使得源 极布线112与漏极布线115之间流过电流。为了提高MISFET的沟道迁移率(使沟道电阻降低)，只要降低形成沟道的主体区 域的表面附近的P型杂质浓度即可。但是，例如在SiC半导体装置101中，如果降低主体区 域105的表面附近的P型杂质浓度，则由于阈值电压降低，所以SiC半导体装置101为截止 的状态(栅极电压=0V)，源极布线112与漏极布线115之间流过的截止泄漏电流增大。为了提升阈值电压，考虑将栅电极108的材料从N型Poly-Si变更为P型 Poly-SU多晶硅)。图20A是P型Poly-Si及P型SiC的能带图。图20B是隔着SiO2将P型Poly-Si 与P型SiC接合时的能带图。相对于N型Poly-Si的功函数约为4. leV，如图20A所示，P型Poly-Si的功函数 Q Pm约为5. IeV0由于P型SiC的功函数q χ约为6. 78eV，所以在栅电极108的材料采用 了 P型Poly-Si的MISFET中，与栅电极108的材料采用了 N型Poly-Si的MISFET101相比， 可以使阈值电压提高约IV。但是，由于P型Poly-Si的功函数Q^m与ρ型SiC的功函数qx依然有差存在，所 以，在隔着SiO2 (栅极绝缘膜107)将P型Poly-Si (栅电极108)与P型SiC (主体区域105) 的表面接合而成的MIS构造中，以未对P型Poly-Si施加电压的状态(O偏置时)，如图20B 所示，P型SiC的能带在其表面弯曲。具体而言，P型SiC的能带在P型SiC的表面，按照传 导带端能量EcSi。接近费米能级EfSi。的方式弯曲。因此，在主体区域105中的与栅极绝缘膜 107的界面附近容易发生反转，截止泄漏电流不会充分降低。其中，在图20A、图20B中，Ecsi表示P型Poly-Si的传导带端能量，Efsi表示P型 Poly-Si的费米能级，Evsi表示P型Poly-Si的价电子端能量。另外，Eisie表示本征SiC的 费米能级，Evsic表示P型SiC的价电子端能量。图21是用于对图19所示的SiC单晶体基板的偏移角进行说明的图。而且，由SiC单晶体构成的SiC基板102的表面121，是相对于正(iust) (0001)面 向轴方向倾斜了 θ7的偏移面。该θ 7是SiC基板102的偏移角，具体而言，是正 (0001)面的法线方向wool]轴与表面121 (偏移面)的法线方向II7所成的角度。如果在SiC基板的从Si面侧的表面开始的外延生长中，SiC基板中没有5°左右 的偏移角，则SiC基板中的结晶缺陷容易向外延层传播，有可能因结晶缺陷导致半导体装 置的耐压降低。因此，以往通过采用偏移角07为5°以上的SiC基板102，确保了 SiC半 导体装置101的耐压。另一方面，从在SiC半导体装置101中确保高的沟道迁移率的观点出发，优选形成 沟道的栅极沟槽106的侧面118AU18B是与轴垂直的(11-20)面。但是，由于在具有偏移角的外延层103中形成的栅极沟槽106的侧面118A、118B， 相对(11-20)面倾斜偏移角θ 7，所以，难以将它们的位置关系保持平行。并且，由于栅极沟 槽106具有锥角θ6，所以一个侧面118Α相对(11-20)面的倾斜角度比偏移角θ 7大锥角 θ 6。其结果，产生该侧面118Α中的沟道迁移率降低的不良情况。另外，在偏移角接近于0° 的情况下，还存在外延层103的杂质浓度(载流子浓度)过剩这一不良情况、和外延层103 的表面117变粗糙这一不良情况。
技术实现思路
本专利技术的目的在于，提供一种能够实现沟道迁移率的提高及泄漏电流的进一步降 低的半导体装置。而且，本专利技术的其他目的在于，提供一种能够在确保耐压的同时，使沟道迁移率提 高，并且可以改善因面方位引起的沟道特性不均衡(不均一性)的半导体装置。本专利技术的一个方面涉及的半导体装置具备由被添加了导电型杂质的材料构成的 半导体区域、在所述半导体区域的表面上形成的绝缘膜、和在所述绝缘膜上形成的栅电极。 就所述栅电极而言，至少与所述绝缘膜相接的部分由具有比Si的费米能级更接近所述半 导体区域的费米能级的费米能级的材料构成，具有导电性。其中，在形成从半导体区域的上面向下挖而成的沟槽、并在该沟槽中埋设栅电极 的构造中，半导体区域的表面概念包括沟槽的内面(侧面及底面)。在将半导体区域中的与绝缘膜本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：由添加了导电型杂质的材料构成的半导体区域；在所述半导体区域的表面上形成的绝缘膜；和在所述绝缘膜上形成、至少与所述绝缘膜相接的部分由具有比Ｓｉ的费米能级更接近所述半导体区域的费米能级的费米能级的材料构成、且具有导电性的栅电极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中野佑纪，中村亮太，长尾胜久，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]