一种无人机机载三余度电气负载管理中心制造技术

技术编号:4050501 阅读:504 留言:0更新日期:2012-04-11 18:40
一种无人机机载三余度电气负载管理中心,它包括CPU中央处理模块、状态量监测控制模块、同步模块、CCDL模块、模拟量采集调理模块、驱动控制模块、通讯模块和电源模块八部分。该三余度电气负载管理中心通过通讯模块接收上位机的控制指令;经过同步模块完成程序之间同步;根据上位机的控制指令、模拟量采集调理模块返回的系统电力汇流条的电压电流状态,以及状态量监测控制模块返回的SSPC的负载状态,求解负载方程,从而形成无人机不同飞行状态下的负载配电指令;经过CCDL模块的数据交换和监控表决完成该管理中心之间的切换,由主工作余度的电气负载管理中心完成对负载的配电;本发明专利技术在航空电气系统和无人机技术领域里具有实用价值和广阔的应用前景。

【技术实现步骤摘要】

本专利技术涉及一种无人机机载三余度电气负载管理中心,特别是涉及一种基于 “DSP+FPGA”结构的无人机机载三余度电气负载管理中心,它用于大型无人机机载配电系统 中,其技术特点表现为多学科融合,涉及计算机技术、航空电气技术、电力电子技术等方面。 属于航空电气系统技术和无人机系统

技术介绍
自20世纪80年代以来,随着计算机技术、通讯技术、控制技术、大功率半导体器件 的发展,数字化、智能化、高可靠性的多电飞机技术成为技术趋势之一。大型无人机属于典 型的、特殊的多电飞机,其特征是广泛采用电作动技术、用电量大、智能化高,需要大功率、 高性能和高可靠的电器系统。其配电系统由供电系统处理机(Power System Processor, PSP)、电气负载管理中心(ELMC),电源控制器(Power Control Unit,PCU),发电机控制装置 (Generator Control Unit,GCU),远程终端(Remote Terminal,RT)组成。而电气负载管理 中心作为配电系统的重要组成部分,其可靠性严重制约着整个大型无人机机载电气系统的 可靠性,而多余度设计、智能化管理等可以有效提高系统和设备可靠性。
技术实现思路
1、目的本专利技术的目的是提供一种无人机机载三余度电气负载管理中心,它通过 对适用于无人机电气系统的电气负载管理中心硬件结构以及软件算法的设计创新,使所设 计的三余度电气负载管理中心完成自动化配电控制和智能管理功能,具有可靠性高、响应 速度快、智能化程度高、体积小、质量轻等优点。2、技术方案本专利技术一种无人机机载三余度电气负载管理中心,它以DSP TMS320F2812和FPGA EP2C35F484为核心,实现大型无人机的自动化配电控制和智能管理 功能。它包括CPU中央处理模块、状态量监测控制模块、同步模块、交叉通道数据链(即 CCDL)模块、模拟量采集调理模块、驱动控制模块、通讯模块和电源模块八个部分。它们之间 的位置连接关系是该三余度电气负载管理中心通过通讯模块实时接收上位机系统的控制 指令;经过同步模块完成该三余度电气负载管理中心程序之间同步;根据上位机的控制指 令、模拟量采集调理模块返回的系统电力汇流条的电压、电流状态,以及状态量监测控制模 块返回的固态功率控制器(即SSPC)的负载状态,求解负载方程,从而形成无人机不同飞行 状态下的负载配电指令;经过CCDL模块的数据交换和监控表决完成该三余度电气负载管 理中心之间的切换,由主工作余度的电气负载管理中心完成对负载的配电;同时将采集到 的负载状态信息及电力汇流条的电压、电流信息通过通讯模块上传给无人机机载供电处理 机(PSP)。所述电源模块完成对整个电气负载管理中心的电能供给。它的主要功能是通过多 种DC/DC转换模块转换成为满足电气负载管理中心各个模块需要的稳定电源。电源模块主 要是由XZR05S/24S05、TPS70445、TPS75733、TPS76801芯片组成,它将机载28V直流电源转换成+5V、+3. 3V和+1. 2V等不同供电体制的直流电源。电源模块通过XZR05S/24S05芯片将机载+28V直流汇流条电压转换成+5V的直流 电源,然后通过TPS70445芯片将+5V的直流电源转换成FPGA需要的+3. 3V和+1. 2V的直 流电源,通过TPS75733芯片将+5V的直流电源转换成DSP需要的+3. 3V的直流电源,通过 TPS76801芯片将+5V的直流电源转换成DSP需要的+1. 2V的直流电源。所述CPU中央处理模块是无人机电气负载管理中心的核心部分,负责多余度CPU 的协调工作、状态信息的收集、系统指令的控制和执行等功能。它的结构是通过搭建数字信 号处理器(DSP)系统和软件编程来实现的;它实时通过通讯模块接收来自上位机的控制指 令,同时接收来自状态量监测控制模块反馈的负载状态信息,控制模拟量采集调理模块采 集电力汇流条的电压、电流信号,综合求解负载方程,形成相应负载的配电指令。CPU中央处理模块通过中断服务子程序实时的接收上位机控制指令,在中断服务 子程序中,通过在接收的数据包的后面增加一个八位的校验位,判断接收到的数据包是否 为有效的控制指令,如果数据包为有效的控制指令,则存入DSP中相应的控制寄存器,否则 舍弃;经过同步模块完成三个余度CPU的同步,通过查询DSP中相应寄存器获取状态量监测 控制模块反馈的负载状态信息,根据负载方程求解得到负载的通断指令,并将其存入配电 指令寄存器。所述状态量监测控制模块是为CPU中央处理模块提供无人机电气系统平台监控 的软件模块。它的结构是通过DSP软件编程来实现的,DSP根据SSPC的通讯协议向SSPC 发送控制指令数据包来使SSPC完成对负载信号的采集及负载状态信息的上传;该模块一 方面完成对固态功率控制器SSPC所有负载状态信息的采集,根据CPU中央处理模块的配电 指令控制相应的SSPC动作,并检测SSPC的状态反馈,从而实现电气负载管理中心的配电功 能。另一方面,将获得的各种负载状态信息反馈给CPU中央处理模块和上位机,利用这些状 态信息进行机内测试(即BIT)和故障诊断。状态量监测控制模块从DSP的控制寄存器中获取控制指令,向SSPC发送符合通讯 协议的控制指令数据包,使SSPC完成对负载信息的采集,SSPC将采集的负载状态信息上传 给状态量监测控制模块,存入DSP中相应的状态寄存器中;状态量监测控制模块从DSP中的 配电指令寄存器中获取CPU中央处理模块计算得到的配电指令,向SSPC发送通断指令,完 成对相应负载的配电控制,通过根据DSP中状态寄存器中的负载信息进行BIT和故障诊断, 如果完成配电的SSPC出现故障,则切换到备份SSPC来完成配电。所述同步模块是该三余度电气负载管理中心特有的模块。它的结构是通过在DSP 中编写同步算法并经过DSP的数字I/O 口和FPGA器件来实现的,每个余度DSP在每个任务 周期的开始通过DSP的数字I/O 口向FPGA发送一个高电平信号,FPGA在规定的时间内(第 一次同步时等待的时间为0.5s,之后的同步等待时间为IOOus)检测三个余度DSP发送的 高电平信号,当接收到两个或三个余度DSP的高电平信号时则FPGA向同步成功的余度DSP 回复一个高电平信号,完成第一次握手,同样的方式完成第二次握手,从而完成三余度电气 负载管理中心的同步;它通过“双握手”的方式,即该三余度电气负载管理中心通过CXDL模 块相互进行同步信号传输,发送同步时钟请求和同步应答信号,执行软件同步算法,并允许 有限的时间偏差,以使输出信号同步。当主电气负载管理中心在设定时间内不响应热备份 余度的同步请求,备份电气负载管理中心优先级高的余度将通过FPGA来完成切换控制。该模块的创新之处在于通过DSP的数字I/O 口传输比传统的总线传送方式的响应速度大大提尚ο同步模块是由DSP中的同步算法和FPGA中的同步算法构成。在DSP中,同步算法 判断此次同步是否为三余度DSP的第一次同步,如果为第一次同步,同步模块设置同步等 待时间为0. 5s,否则设置同步等待时间为IOOus ;禁止DSP中所有的中断服务子程序;DSP 通过数字本文档来自技高网...

【技术保护点】
一种无人机机载三余度电气负载管理中心,其特征在于:它以DSPTMS320F2812和FPGAEP2C35F484为核心,实现大型无人机的自动化配电控制和智能管理功能;它包括CPU中央处理模块、状态量监测控制模块、同步模块、交叉通道数据链即CCDL模块、模拟量采集调理模块、驱动控制模块、通讯模块和电源模块八部分;它们之间的位置连接关系是:该三余度电气负载管理中心通过通讯模块实时接收上位机系统的控制指令;经过同步模块完成该三余度电气负载管理中心程序之间同步;根据上位机的控制指令、方面完成对固态功率控制器SSPC所有负载状态信息的采集,根据CPU中央处理模块的配电指令控制相应的SSPC动作,并检测SSPC的状态反馈,从而实现电气负载管理中心的配电功能;另一方面,将获得的各种负载状态信息反馈给CPU中央处理模块和上位机,利用这些状态信息进行机内测试即BIT和故障诊断;如果完成配电的SSPC出现故障,则切换到备份SSPC来完成配电;所述同步模块是由DSP中的同步算法和FPGA中的同步算法构成,它的结构是通过在DSP中编写同步算法并经过DSP的数字I/O口和FPGA器件来实现的;在DSP中,同步算法判断此次同步是否为三余度DSP的第一次同步,如果为第一次同步,同步模块设置同步等待时间为0.5s,否则设置同步等待时间为100us;禁止DSP中所有的中断服务子程序;DSP通过数字I/O口DO向FPGA发送高电平同步信号,进入同步循环程序,同时检测同步等待次数是否超过限定值,如果同步次数超过限定值则跳出同步循环,失步次数加一,重新开始同步,否则同步等待次数加一;同步模块检测FPGA是否向DSP的I/O口DI发送高电平的反馈信号,如果DSP收到FPGA发送的高电平信号,则表示第一次握手成功,否则表示此次同步失败,重新开始同步;DSP在第一次握手成功后,再次向FPGA发送高电平的同步信号,同时检测FPGA反馈的高电平信号,如果第二次握手成功,则同步标志位置位,退出同步循环,否则表示此次同步失败,重新开始同步;跳出同步循环后,使能中断服务子程序;检测同步标志位,如果置位,表示三余度DSP同步成功,失步计数器清零,同步程序结束,否则判断失步次数,如果失步次数大于5次,表示该余度DSP故障,重新启动该余度DSP;在FPGA中,同步算法实时等待三余度DSP发送的同步高电平信号,如果收到三个余度DSP的同步高电平信号,则FPGA向三个余度DS...

【技术特征摘要】

【专利技术属性】
技术研发人员:徐金全郭宏张秦岭刑伟
申请(专利权)人:北京航空航天大学
类型:发明
国别省市:11[中国|北京]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1