System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体,尤其是涉及一种cis芯片的形成方法。
技术介绍
1、在cis芯片制造领域,部分器件的栅或有源区与通孔的连线设计没有自对准金属硅化物层设计,也就是说部分cis分为自对准金属硅化物区和非自对准金属硅化物区。非自对准金属硅化物区对通孔的接触电阻的控制就变得困难。特别是钨通孔的阻挡层钛和氮化钛的沉积过程,特别容易造成通孔的接触电阻偏移,甚至超出规格界限,造成大量衬底报废。
2、接触电阻的偏移主要有两个方面,一是通孔的接触电阻变大,另一个是晶圆边缘的通孔的接触电阻和晶圆中心的通孔的接触电阻的差异较大。
技术实现思路
1、本专利技术的目的在于提供一种cis芯片的形成方法,可以减小通孔的接触电阻,同时,可以减小晶圆边缘的通孔的接触电阻和晶圆中心的通孔的接触电阻的差异,提高通孔的接触电阻的均匀性。
2、为了达到上述目的,本专利技术提供了一种cis芯片的形成方法,包括:
3、提供衬底,所述衬底分为相邻的对准区和非对准区,在所述对准区的衬底内并且靠近衬底的表面形成有自对准金属硅化物;
4、在所述对准区和非对准区的衬底上均形成层间介质层,所述层间介质层包括氧化物;
5、刻蚀所述层间介质层,以在所述层间介质层内形成多个通孔,多个所述通孔的底部均残留氧化物,对准区中,所述自对准金属硅化物位于残留氧化物的下方;
6、将所述衬底置于预清洗腔室,将所述预清洗腔室内的偏压调至-37v~-107v,以去除残留的氧化物;
>7、将所述衬底置于pvd溅射沉积腔室,通入氩气25sccm~45sccm,以在所述通孔的内壁以及层间介质层的表面形成钛薄膜,所述钛薄膜的厚度为220埃~240埃;
8、在所述钛薄膜上形成氮化钛薄膜;
9、进行快速热退火;
10、填充所述通孔,以形成接触孔。
11、可选,在所述的cis芯片的形成方法中,所述对准区和非对准区的衬底内均形成有多个栅极结构,所述栅极结构在剩余的层间介质层对应的衬底内。
12、可选,在所述的cis芯片的形成方法中,所述栅极结构包括栅极和栅极氧化层,所述栅极从所述衬底的表面向所述衬底内延伸,所述栅极氧化层隔开所述栅极和所述衬底。
13、可选,在所述的cis芯片的形成方法中,去除所述残留氧化物后,所述通孔露出所述栅极结构之间的衬底。
14、可选,在所述的cis芯片的形成方法中,所述去除所述残留氧化物的厚度为40埃~60埃。
15、可选,在所述的cis芯片的形成方法中,所述预清洗腔室包括:基板,用于搁置所述衬底,所述基板与所述预清洗腔室的顶板相对;
16、第一射频电源,用于向所述预清洗腔室内提供第一射频;
17、第二射频电源,用于向所述预清洗腔室内提供第二射频。
18、可选,在所述的cis芯片的形成方法中,将所述预清洗腔室内的偏压调至-37v~-107v的方法包括:
19、通过调整所述基板与所述预清洗腔室的顶板的距离;
20、调整所述第一射频电源的功率;以及
21、调整所述第二射频电源的功率,以使得所述预清洗腔室内的偏压调至-37v~-107v。
22、可选,在所述的cis芯片的形成方法中,将所述衬底置于预清洗腔室,将所述预清洗腔室内的偏压调至-37v~-107v,以去除残留的氧化物之前,还包括:将衬底置于预除气腔室,在360℃~380℃环境下保持30s~60s,以去除所述通孔中的残余水汽。
23、可选,在所述的cis芯片的形成方法中,所述第一射频电源的功率为100w~200w,所述第二射频电源的功率为250w~350 w。
24、可选,在所述的cis芯片的形成方法中,所述氮化钛薄膜为50埃~70埃。
25、可选,在所述的cis芯片的形成方法中,进行快速热退火的方法包括:将所述衬底置于快速热退火腔室,设定温度为680℃~700℃,进行50s~70s快速热退火。
26、在本专利技术提供的cis芯片的形成方法中,包括:提供衬底,衬底分为相邻的对准区和非对准区,在对准区的衬底内并且靠近衬底的表面形成有自对准金属硅化物;在对准区和非对准区的衬底上均形成层间介质层,层间介质层包括氧化物;刻蚀层间介质层,以在层间介质层内形成多个通孔,多个通孔的底部均残留氧化物,对准区中,自对准金属硅化物位于残留氧化物的下方;将衬底置于预清洗腔室,将预清洗腔室内的偏压调至-37v~-107v,以去除残留的氧化物;将衬底置于pvd溅射沉积腔室,通入氩气25sccm~45sccm,以在通孔的内壁以及层间介质层的表面形成钛薄膜,钛薄膜的厚度为220埃~240埃;在钛薄膜上形成氮化钛薄膜;进行快速热退火;填充通孔,以形成接触孔。本专利技术通过控制预清洗腔室内的偏压在-37v~-107v内,氩气在偏压下形成的ar+拥有更好的方向性,从而使得层间介质层的反溅射得到改善,降低了接触孔的电阻。并且使得晶圆上所有cis的通孔内的偏压均匀,使得所有通孔的残留氧化物去除得均干净,溅射反应也相同,提高了接触孔的电阻的均匀性。
本文档来自技高网...【技术保护点】
1.一种CIS芯片的形成方法,其特征在于,包括:
2.如权利要求1所述的CIS芯片的形成方法,其特征在于,所述对准区和非对准区的衬底内均形成有多个栅极结构,所述栅极结构在剩余的层间介质层对应的衬底内。
3.如权利要求2所述的CIS芯片的形成方法,其特征在于,所述栅极结构包括栅极和栅极氧化层,所述栅极从所述衬底的表面向所述衬底内延伸,所述栅极氧化层隔开所述栅极和所述衬底。
4.如权利要求3所述的CIS芯片的形成方法,其特征在于,去除所述残留氧化物后,所述通孔露出所述栅极结构之间的衬底。
5.如权利要求1所述的CIS芯片的形成方法,其特征在于,所述去除所述残留氧化物的厚度为40埃~60埃。
6.如权利要求1所述的CIS芯片的形成方法,其特征在于,所述预清洗腔室包括:基板,用于搁置所述衬底,所述基板与所述预清洗腔室的顶板相对;
7.如权利要求6所述的CIS芯片的形成方法,其特征在于,将所述预清洗腔室内的偏压调至-37V~-107V的方法包括:
8.如权利要求6所述的CIS芯片的形成方法,其特征在于,所述
9.如权利要求1所述的CIS芯片的形成方法,其特征在于,将所述衬底置于预清洗腔室,将所述预清洗腔室内的偏压调至-37V~-107V,以去除残留的氧化物之前,还包括:将衬底置于预除气腔室,在360℃~380℃环境下保持30s~60s,以去除所述通孔中的残余水汽。
10.如权利要求1所述的CIS芯片的形成方法,其特征在于,所述氮化钛薄膜为50埃~70埃。
11.如权利要求1所述的CIS芯片的形成方法,其特征在于,进行快速热退火的方法包括:将所述衬底置于快速热退火腔室,设定温度为680℃~700℃,进行50S~70S快速热退火。
...【技术特征摘要】
1.一种cis芯片的形成方法,其特征在于,包括:
2.如权利要求1所述的cis芯片的形成方法,其特征在于,所述对准区和非对准区的衬底内均形成有多个栅极结构,所述栅极结构在剩余的层间介质层对应的衬底内。
3.如权利要求2所述的cis芯片的形成方法,其特征在于,所述栅极结构包括栅极和栅极氧化层,所述栅极从所述衬底的表面向所述衬底内延伸,所述栅极氧化层隔开所述栅极和所述衬底。
4.如权利要求3所述的cis芯片的形成方法,其特征在于,去除所述残留氧化物后,所述通孔露出所述栅极结构之间的衬底。
5.如权利要求1所述的cis芯片的形成方法,其特征在于,所述去除所述残留氧化物的厚度为40埃~60埃。
6.如权利要求1所述的cis芯片的形成方法,其特征在于,所述预清洗腔室包括:基板,用于搁置所述衬底,所述基板与所述预清洗腔室的顶板相对;
7.如权利要求6所述...
【专利技术属性】
技术研发人员:徐明,
申请(专利权)人:粤芯半导体技术股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。