三维存储器器件、系统及其形成方法技术方案

一种三维(3D)存储器器件，包括：衬底；设置在衬底上的外围器件；存储器堆叠体，设置在外围器件上方，并且包括多个导体/电介质层对；以及多个存储器串，存储器串中的每个存储器串延伸穿过存储器堆叠体。外围器件至少包括设置在衬底上的晶体管。晶体管包括栅极堆叠体。晶体管的栅极堆叠体包括阶梯结构，并且晶体管的操作电压高于5伏。

【技术实现步骤摘要】

技术介绍

1、本公开涉及存储器器件及其制造方法，并且具体地，涉及三维(3d)存储器器件及其制造方法。

2、通过改进工艺技术、电路设计、编程算法和制造工艺，平面存储器单元被缩小到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高昂。结果，用于平面存储器单元的存储器密度接近上限。

3、3d存储器架构可以解决平面存储器单元中的密度限制。3d存储器架构包括存储器阵列和用于促进存储器阵列的操作的外围电路。

技术实现思路

1、本文公开了3d存储器器件及其形成方法的实施方式。

2、在一个方面中，一种3d存储器器件包括：衬底；设置在衬底上的外围器件；存储器堆叠体，设置在外围器件上方，并且包括多个导体/电介质层对；以及多个存储器串，存储器串中的每个存储器串延伸穿过存储器堆叠体。外围器件至少包括设置在衬底上的晶体管。晶体管包括栅极堆叠体。晶体管的栅极堆叠体包括阶梯结构，并且晶体管的操作电压高于5伏。

3、在一些实施方式中，晶体管的沟道长本文档来自技高网...

【技术保护点】

1.一种三维(3D)存储器器件，包括：

2.根据权利要求1所述的3D存储器器件，其中，所述栅极堆叠体的所述阶梯结构包括在所述晶体管的沟道区域上方的第一顶表面以及在所述晶体管的所述沟道区域外部的第二顶表面，并且所述第一顶表面高于所述第二顶表面。

3.根据权利要求2所述的3D存储器器件，其中，所述栅极堆叠体的所述第一顶表面比所述栅极堆叠体的所述第二顶表面高50纳米至200纳米。

4.根据权利要求1-3中任一项所述的3D存储器器件，其中，所述晶体管的沟道长度大于1微米。

5.根据权利要求1-4中任一项所述的3D存储器器件，其中，所述晶体管的沟道宽...

【技术特征摘要】

1.一种三维(3d)存储器器件，包括：

2.根据权利要求1所述的3d存储器器件，其中，所述栅极堆叠体的所述阶梯结构包括在所述晶体管的沟道区域上方的第一顶表面以及在所述晶体管的所述沟道区域外部的第二顶表面，并且所述第一顶表面高于所述第二顶表面。

3.根据权利要求2所述的3d存储器器件，其中，所述栅极堆叠体的所述第一顶表面比所述栅极堆叠体的所述第二顶表面高50纳米至200纳米。

4.根据权利要求1-3中任一项所述的3d存储器器件，其中，所述晶体管的沟道长度大于1微米。

5.根据权利要求1-4中任一项所述的3d存储器器件，其中，所述晶体管的沟道宽度大于500纳米。

6.根据权利要求1-5中任一项所述的3d存储器器件，其中，所述晶体管还包括沟槽隔离结构以及在所述栅极堆叠体之下的半导体主体，并且所述半导体主体的顶表面高于所述沟槽隔离结构的顶表面。

7.根据权利要求6所述的3d存储器器件，其中，所述半导体主体的所述顶表面比所述沟槽隔离结构的所述顶表面高50纳米至200纳米。

8.根据权利要求1-7中任一项所述的3d存储器器件，其中，所述栅极堆叠体包括多晶硅。

9.一种系统，包括：

10.一种用于形成三维(3d)存储器器件的方法，包括：

11.根据权利要求10所述的方法，其中，在所述衬底中形成所述沟槽隔离结构以限定所...

【专利技术属性】
技术研发人员：许文山，王欣，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：