【技术实现步骤摘要】
本公开涉及垂直取向半导体器件，并且更具体地涉及如晶体管或二极管的垂直取向半导体器件，其中在半导体主体中产生阱区。
技术介绍
1、垂直取向半导体器件通常用于功率应用。在这样的器件中，主电流垂直取向，即垂直于半导体器件表面。在晶体管的情况下，漏极接触件可以因此被放置在垂直取向晶体管的底侧。基本晶体管单元可以并排放置在特定芯片上，并且可以并联连接。这是实现高电流分量的常用方法，因此对于分立的高电流功率器件尤其有用。
2、通常，半导体器件是用硅基材料制造的。然而，存在一种趋势值得注意，其中垂直取向半导体器件是用碳化硅基材料制造的。这种类型的材料可以提供更好的性能，尤其是对于高功率和/或高电压半导体器件。
3、碳化硅基半导体器件可以例如具有优于常规硅基半导体器件的多个优点，例如较高的临界击穿场、较高的热导率和较宽的带隙。
4、减小垂直取向晶体管(例如金属氧化物半导体(mos)场效应晶体管(mosfet))的单元尺寸，从而增加每单位面积的沟道密度是提高器件的导电性能的主要方式之一。单元尺寸的这种减小通常受到制造精度和相邻体注入之间为了避免夹断所需的空间的限制。为了对抗传导性能的降低，尤其在体注入之间的区域中使用局部掺杂变化。这些掺杂变化也可能影响器件的寄生电特性，从而也影响动态器件性能。除了寄生效应之外，电场分布可能因掺杂变化而强烈改变，并且可能导致器件鲁棒性的改变。在制造时以良好的控制实现传导性能、电寄生效应和器件鲁棒性的平衡是构建高性能器件的关键。
5、参考文献us2009/020834和
技术实现思路
1、下面阐述了本文公开的某些示例的方面的概述。应当理解，这些方面仅被呈现以向读者提供这些特定实施例的简要概述，并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖可能未阐述的各种方面和/或方面的组合。
2、本公开的目的是提供一种垂直取向半导体器件。本公开的另一目的是提供一种对应的方法。
3、在第一方面，提供了一种垂直取向半导体器件，所述半导体器件包括具有第一主表面的半导体主体；所述半导体器件包括：
4、第一导电类型的电流调节区；
5、在所述第一主表面处或附近的第二导电类型的阱区，所述第二导电类型与所述第一导电类型相反，所述阱区与所述电流调节区的侧面横向相邻，所述阱区具有进入所述半导体主体的第一深度；
6、设置在与所述第一主表面垂直相对的第二主表面处的衬底区，所述衬底区具有所述第一导电类型，
7、其中至少一个所述阱区具有横向掺杂梯度，该横向掺杂梯度具有从所述阱区的第一横向端处的较高掺杂浓度向阱区的面对所述电流调节区的相对的第二横向端处的较低掺杂浓度单调递减的掺杂浓度。
8、专利技术人发现，在至少一个阱区中产生横向掺杂梯度可能是有益的。这些掺杂梯度可以影响任何耗尽区的形成，并且可以减少在相应阱区的拐角处的电场拥挤。这可以增加半导体器件的鲁棒性。
9、在本文的其余部分中，关于垂直取向金属氧化物半导体(mos)场效应晶体管(mosfet)来解释垂直取向半导体器件。然而，应注意，本公开还涉及垂直二极管，例如pn二极管或肖特基二极管。
10、mosfet通常是一种绝缘栅场效应晶体管，其由半导体材料(例如硅或碳化硅材料)制成。栅极端子处的电压决定了器件的电导率。改变电导率的能力可以用于例如放大或切换特定的电子信号。
11、根据本公开，阱区也可以被称为体注入物。通常在这些阱区域中提供相反导电性的源极连接件，以提供mosfet的源极接触件。所谓的电流调节区设置在两个阱区之间。电流调节区可以被认为是结晶型场效应晶体管(junction field-effect transistor，jfet)区。例如，当两个相邻放置的阱区二极管的耗尽宽度随着漏极电压的增加而延伸到半导体器件的漂移区时，jfet区可以限制电流。
12、半导体器件包括衬底区，该衬底区设置在与第一主表面垂直相对的第二主表面处，其中衬底区具有第一导电类型。衬底区可以例如连接到mosfet的漏极接触件。这样，电流将根据施加到栅极接触件的电压在源极接触件和漏极接触件之间垂直流动。稍后在下面解释栅极接触件。
13、除了衬底区，例如，外延层(epitaxial layer，epi层)可以设置在衬底区的顶部上以增加半导体器件的击穿电压。epi层可以具有与衬底区相同的导电类型。
14、在典型的mosfet设计中，将在源极接触件和jfet区之间建立沟道。在相应的阱区中建立沟道。在沟道的顶部上可以提供电介质层或氧化层，并且在氧化层的顶部上可以提供栅极接触件。然后，施加到栅极接触件的电压可以影响阱区中存在的自由载流子，使得可以形成沟道。这将在下面参考图1更详细地解释。
15、本公开涉及这样的概念，即至少一个阱区具有横向掺杂梯度，该横向掺杂梯度具有从所述阱区的第一横向端处的较高掺杂浓度向阱区的面向电流调节区的相对的第二横向端处的较低掺杂浓度单调递减的掺杂浓度。如上所述，其优点之一在于，半导体器件被制造得更具鲁棒性。
16、在一个示例中，所述阱区都具有掺杂浓度单调递减的所述横向掺杂梯度。
17、在进一步的示例中，单调递减的掺杂浓度包括不同掺杂浓度的离散步骤。
18、如参考制造垂直取向半导体器件的方法所解释的，可以通过使用多个掩模的过程中的后续步骤来实现单调递减的掺杂浓度。使用这些掩模，在半导体材料中引入第二导电类型的注入物。这将导致在与已经使用的掩模的边缘相同的位置处的掺杂浓度的离散步骤。
19、除了上述之外，例如还可以使用第一导电类型的注入物来注入电流调节区。
20、注意，根据本公开，离散步骤的数量以及因此在该工艺中使用的掩模的数量不限于两个或任何其它数量。根据设计和工艺参数，在制造过程中可以使用多个掩模。
21、因此，可以控制制造过程以实现特定的掺杂分布，即，在两个阱区的至少一个中实现特定的掺杂梯度。
22、在另一示例中，mosfet是碳化硅sic mosfet。也就是说，在制造工艺中使用的半导体材料是碳化硅。相比于碳化硅(sic)mosfet的硅对应物，碳化硅(sic)mosfet通常呈现更高的阻断电压、更低的导通状态电阻和更高的热导率，使得它们对于功率应用特别有用。
23、在另一示例中，第一导电类型和所述第二导电类型包括n型和p型半导体材料中的任一种。
24、在本公开的第二方面中，提供了一种制造垂直取向半导体器件的方法，包括以下步骤：
25、提供第一导电类型的半导体主体，其具有第一主表面并具有所述第一导电类型的电流调节区；
26、使用第二掩模，在所述半导体主体上，注入第二导电类型的自由电荷载流子，使得在所述电流调节区的相对横向侧处产生所述第二导电类型的阱区，所述第二导电类型与所述第一导电类型相反；
27、本文档来自技高网...
【技术保护点】
1.一种制造垂直取向半导体器件的方法，包括以下步骤：
2.根据权利要求1的方法，其中注入所述第二导电类型的自由载流子的所述步骤还包括：使用第四掩模，注入所述第二导电类型的自由载流子，所述第四掩模的宽度大于所述第三掩模的宽度且小于所述第二掩模的宽度。
3.根据权利要求2所述的方法，其中所述方法包括以下步骤：
4.根据权利要求3所述的方法，其中所述方法还包括以下步骤中的任一个：
5.根据权利要求1至4中任一项所述的方法，其中所述第一导电类型和所述第二导电类型包括N型和P型中的任一种。
6.根据权利要求1至5中任一项所述的方法，其中所述半导体材料是碳化硅(SiC)。
7.一种通过根据权利要求1至6中任一项所述的方法获得的垂直取向半导体器件。
【技术特征摘要】
1.一种制造垂直取向半导体器件的方法，包括以下步骤：
2.根据权利要求1的方法，其中注入所述第二导电类型的自由载流子的所述步骤还包括：使用第四掩模，注入所述第二导电类型的自由载流子，所述第四掩模的宽度大于所述第三掩模的宽度且小于所述第二掩模的宽度。
3.根据权利要求2所述的方法，其中所述方法包括以下步骤：
4.根据权利要...
【专利技术属性】
技术研发人员：法尔克乌尔里希·施泰因，雅各布·泰施里布，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。