【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种具有异质结的sj sic vdmos及制备方法。
技术介绍
1、第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。
2、沟道迁移率是sic mosfet的重要参数之一，沟道迁移率是指沟道中电子或空穴在电场作用下的迁移速度。在mosfet中，沟道迁移率决定了电流的传输效率和速度。沟道迁移率越高，电子或空穴在沟道中的迁移速度越快，器件的导电性能也越好。影响沟道迁移率的因素有：硅碳化物材料的特性，硅碳化物材料具有较高的电子迁移率和饱和漂移速度，这使得sic mosfet具有更高的沟道迁移率。相比之下，传统的硅基材料的迁移率较低，限制了器件的性能。沟道结构和尺寸，沟道结构和尺寸对沟道迁移率也有重要影响。较短的沟道长度和较小的沟道宽度可以减小电流在沟道中的散射，从而提高沟道迁移率。表面态和界面态，表面态和界面态是指沟道表面和沟道与绝缘层之间的电荷态。这些电荷态会影响电子或空穴在沟道中的迁移速度，从而影响沟道迁移率。通过优化材料和工艺，可以减少表面态和界面态的影响，提高沟道迁移率。
3、目前优化沟道迁移率的方法有以下几种：优化材料，选择具有较高沟道迁移率的硅碳化物材料，如4h-sic或6h-sic,可以提高器件的性能。优化结构和尺寸，通过减小沟道长度和沟道宽度，可以减少电流在沟道中的散
技术实现思路
1、本专利技术的目的是提供一种具有异质结的sj sic vdmos及制备方法，该sj sicvdmos在碳化硅材料制成的漂移层上方沉积硅材料，让沟道制备在硅材料中，由于硅的沟道迁移率比碳化硅高，所以沟道在硅材料中具有较高的沟道迁移率，并且sj sic vdmos器件还同时拥有碳化硅材料带来的高击穿电压。
2、一种具有异质结的sj sic vdmos，包括：硅层和p柱；
3、所述硅层包括：第一体区，n+区、p+区和第一n柱；
4、所述硅层位于碳化硅层与源极、栅极氧化层之间，并与源极和栅极氧化层邻接；
5、所述p柱位于衬底和第二体区之间，并与所述衬底、第二体区和第二n柱邻接。
6、优选地，还包括：碳化硅层；
7、所述碳化硅层包括：第二体区、第二n柱和衬底；
8、所述第二体区位于第一体区和第二n柱之间并与第一体区和第二n柱邻接；
9、所述碳化硅层位于漏极与所述硅层之间，并与所述硅层和所述漏极邻接。
10、优选地，还包括：电子隧穿层；
11、所述电子隧穿层位于所述硅层下方并与所述硅层邻接。
12、优选地，所述电子隧穿层的掺杂浓度为1019cm-3。
13、优选地，所述第一n柱的厚度与所述硅层的厚度相等；
14、所述第一n柱的厚度为0.1um。
15、优选地，所述碳化硅层的厚度为12um。
16、优选地，所述电子隧穿层的厚度为0.07um。
17、优选地，还包括：源极、漏极、栅极、衬底、n+区和p+区；
18、所述漏极位于所述衬底下方；
19、所述衬底位于所述p柱和第二n柱下方；
20、所述源极位于所述硅层上方；
21、所述p+区位于所述源极下方；
22、所述n+区位于所述栅极和源极下方；
23、所述栅极位于所述源极和所述硅层之间。
24、一种具有异质结的sj sic vdmos制备方法，包括：
25、在衬底上方外延碳化硅层并离子注入形成p柱、第二体区和第二n柱；
26、在所述碳化硅层上方外延硅层；
27、在所述硅层中离子注入形成第一体区、p+区和n+区；
28、沉积源极、漏极和栅极。
29、优选地，所述在衬底上方外延碳化硅层并离子注入形成p柱、第二体区和第二n柱，还包括：在碳化硅层上层离子注入形成电子隧穿层。
30、本专利技术利用硅材料具有比碳化硅材料更高的沟道迁移率的特性，将平面sicvdmos的部分碳化硅层替换为硅层，使得沟道落入硅材料中，从而提高平面sic vdmos的沟道迁移率，由于si/sic异质结存在较高的势垒，电子不易穿越势垒，所以本专利技术又在硅层与碳化硅层之间增加了电子隧穿层，使得电子能够较容易的通过si/sic界面，从而降低异质结电阻，增大导通电流，显著提高了sj sic vdmos的电气性能。
本文档来自技高网...【技术保护点】
1.一种具有异质结的SJ SiC VDMOS，其特征在于，包括：硅层和P柱；
2.根据权利要求1所述的一种具有异质结的SJ SiC VDMOS，其特征在于，还包括：碳化硅层；
3.根据权利要求1所述的一种具有异质结的SJ SiC VDMOS，其特征在于，还包括：电子隧穿层；
4.根据权利要求3所述的一种具有异质结的SJ SiC VDMOS，其特征在于，所述电子隧穿层的掺杂浓度为1019cm-3。
5.根据权利要求1所述的一种具有异质结的SJ SiC VDMOS，其特征在于，所述第一N柱的厚度与所述硅层的厚度相等；
6.根据权利要求2所述的一种具有异质结的SJ SiC VDMOS，其特征在于，所述碳化硅层的厚度为12um。
7.根据权利要求3所述的一种具有异质结的SJ SiC VDMOS，其特征在于，所述电子隧穿层的厚度为0.07um。
8.根据权利要求1所述的一种具有异质结的SJ SiC VDMOS，其特征在于，还包括：源极、漏极、栅极、衬底、N+区和P+区；
9.一种具有异质结的SJ
10.根据权利要求9所述的一种具有异质结的SJ SiC VDMOS制备方法，其特征在于，所述在衬底上方外延碳化硅层并离子注入形成P柱、第二体区和第二N柱，还包括：在碳化硅层上层离子注入形成电子隧穿层。
...【技术特征摘要】
1.一种具有异质结的sj sic vdmos，其特征在于，包括：硅层和p柱；
2.根据权利要求1所述的一种具有异质结的sj sic vdmos，其特征在于，还包括：碳化硅层；
3.根据权利要求1所述的一种具有异质结的sj sic vdmos，其特征在于，还包括：电子隧穿层；
4.根据权利要求3所述的一种具有异质结的sj sic vdmos，其特征在于，所述电子隧穿层的掺杂浓度为1019cm-3。
5.根据权利要求1所述的一种具有异质结的sj sic vdmos，其特征在于，所述第一n柱的厚度与所述硅层的厚度相等；
6.根据权利要求2所述的一种具有异质结的sj s...
【专利技术属性】
技术研发人员：张婷，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。