【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种具有异质结的沟槽栅vdmos及制备方法。
技术介绍
1、第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。
2、沟道迁移率是sic mosfet的重要参数之一，沟道迁移率是指沟道中电子或空穴在电场作用下的迁移速度。在mosfet中，沟道迁移率决定了电流的传输效率和速度。沟道迁移率越高，电子或空穴在沟道中的迁移速度越快，器件的导电性能也越好。影响沟道迁移率的因素有：硅碳化物材料的特性，碳化硅基器件的沟道迁移率较低，比硅基器件低一个数量级，限制了器件的性能。沟道结构和尺寸对沟道迁移率也有重要影响。较短的沟道长度和较小的沟道宽度可以减小电流在沟道中的散射，从而提高沟道迁移率。表面态和界面态，表面态和界面态是指沟道表面和沟道与绝缘层之间的电荷态。这些电荷态会影响电子或空穴在沟道中的迁移速度，从而影响沟道迁移率。通过优化材料和工艺，可以减少表面态和界面态的影响，提高沟道迁移率。
3、目前优化碳化硅基沟道迁移率的方法有以下几种：优化材料，选择具有较高沟道迁移率的硅碳化物材料，如4h-sic或6h-sic，可以提高器件的性能。优化结构和尺寸，通过减小沟道长度和沟道宽度，可以减少电流在沟道中的散射，提高沟道迁移率。优化工艺，通过优化工艺，减少表面态和界面态的影响，可以提高沟道迁移率。降低温
技术实现思路
1、为了解决上述提出的至少一个技术问题，本专利技术的目的在于提供一种具有异质结的沟槽栅vdmos及制备方法，该vdmos在碳化硅材料制成的漂移层上方沉积硅材料，让沟道制备在硅材料中，由于硅的沟道迁移率比碳化硅高，所以沟道在硅材料中具有较高的沟道迁移率，并且vdmos器件还同时拥有碳化硅材料带来的高击穿电压。
2、本专利技术的目的采用如下技术方式实现：
3、第一方面，本专利技术提供了一种具有异质结的沟槽栅vdmos，包括：硅层和沟槽栅极；
4、所述硅层包括：体区和n+区；
5、所述硅层位于漂移层的上方；
6、所述硅层与所述漂移层邻接；
7、所述沟槽栅极位于沟槽中并与所述硅层和所述漂移层邻接。
8、优选地，所述硅层的厚度为1-15um。
9、优选地，所述体区位于所述漂移层和所述n+区之间，并与所述漂移层和所述n+区邻接。
10、优选地，所述体区的厚度为1-15um。
11、优选地，所述体区的掺杂浓度为1017cm-3。
12、优选地，所述n+区位于所述沟槽栅极和所述体区之间，并与所述沟槽栅极和所述体区邻接。
13、优选地，所述n+区的掺杂浓度为1019cm-3。
14、优选地，还包括：碳化硅层；
15、所述碳化硅层包括：漂移层、衬底和p+区；
16、所述衬底位于漏极的上方并与所述漏极和所述漂移层邻接；
17、所述漂移层位于所述衬底的上方并与所述体区邻接；
18、所述p+区位于所述硅层的两侧。
19、优选地，所述碳化硅层的厚度为50-200um。
20、第二方面，本专利技术提供了一种具有异质结的沟槽栅vdmos制备方法，包括：
21、在衬底的上方外延碳化硅层形成漂移层；
22、在所述漂移层的上方蚀刻第一沟槽；
23、在所述第一沟槽的内部沉积硅形成硅层；
24、在所述硅层上蚀刻通孔，在所述漂移层上蚀刻第二沟槽，所述通孔与所述第二沟槽连接；
25、在所述第二沟槽中沉积栅极；
26、在所述硅层的上层离子注入形成体区和n+区；
27、在所述漂移层的上层离子注入形成p+区；
28、沉积源极和漏极。
29、相比现有技术，本专利技术的有益效果在于：
30、本专利技术利用硅材料具有比碳化硅材料更高的沟道迁移率的特性，将sic vdmos的部分碳化硅层替换为硅层，使得沟道落入硅材料中，从而提高sic vdmos的沟道迁移率。
本文档来自技高网...【技术保护点】
1.一种具有异质结的沟槽栅VDMOS，其特征在于，包括：硅层和沟槽栅极；
2.根据权利要求1所述的一种具有异质结的沟槽栅VDMOS，其特征在于，所述硅层的厚度为1-15um。
3.根据权利要求1所述的一种具有异质结的沟槽栅VDMOS，其特征在于，所述体区位于所述漂移层和所述N+区之间，并与所述漂移层和所述N+区邻接。
4.根据权利要求3所述的一种具有异质结的沟槽栅VDMOS，其特征在于，所述体区的厚度为1-15um。
5.根据权利要求3所述的一种具有异质结的沟槽栅VDMOS，其特征在于，所述体区的掺杂浓度为1017cm-3。
6.根据权利要求1所述的一种具有异质结的沟槽栅VDMOS，其特征在于，所述N+区位于所述沟槽栅极和所述体区之间，并与所述沟槽栅极和所述体区邻接。
7.根据权利要求6所述的一种具有异质结的沟槽栅VDMOS，其特征在于，所述N+区的掺杂浓度为1019cm-3。
8.根据权利要求1所述的一种具有异质结的沟槽栅VDMOS，其特征在于，还包括：碳化硅层；
9.根据权利要求8
10.一种具有异质结的沟槽栅VDMOS制备方法，其特征在于，包括：
...【技术特征摘要】
1.一种具有异质结的沟槽栅vdmos，其特征在于，包括：硅层和沟槽栅极；
2.根据权利要求1所述的一种具有异质结的沟槽栅vdmos，其特征在于，所述硅层的厚度为1-15um。
3.根据权利要求1所述的一种具有异质结的沟槽栅vdmos，其特征在于，所述体区位于所述漂移层和所述n+区之间，并与所述漂移层和所述n+区邻接。
4.根据权利要求3所述的一种具有异质结的沟槽栅vdmos，其特征在于，所述体区的厚度为1-15um。
5.根据权利要求3所述的一种具有异质结的沟槽栅vdmos，其特征在于，所述体区的掺杂浓度为1017cm-3。
【专利技术属性】
技术研发人员：黄伟宗，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。