【技术实现步骤摘要】
本专利技术涉及模数转换器(adc)，并且更具体地，涉及通过对数字代码进行计数以移除二次和三次谐波失真(hd2，hd3)误差来进行数字误差校正。
技术介绍
1、模数转换器(adc)被广泛地用于将模拟信号转换为数字值。多位adc具有高的分辨率，并且可以通过校准来提高它的精度。可以通过两个adc的交替工作来实现更高的采样率，其中每个adc按采样率的一半工作。
2、图1示出了现有技术的交替式adc。adc 110和adc 112交替，其中当时钟clk闭合开关20时，adc 110对模拟输入ain进行采样，并且当反相时钟clkb闭合开关22时，adc 112对模拟输入ain进行采样。当clk为高时，在adc 110具有足够的时间来对ain进行采样和保持并将它转换为数字值时，多路复用器(mux)18从adc 110中选择数字输出y1。当clk为低时，到mux 18的数字输出dout为y2。因此，adc 110、112中的每个adc都可以按最终输出dout的数据速率的一半工作。
3、图2是模拟采样和时钟偏差的曲线图。将ain采样到adc 110中以便在clk的下降沿上生成y1[k-1]和y1[k]，而将ain采样到adc 112中以便在clkb的下降沿上生成y2[k-1]和y2[k]，其中k是样本或时间-索引编号。ain的采样时间或周期为ts。理想情况下，在clk中没有时钟偏差，并且所有样本间隔ts。然而，clk可能没有刚好是周期2*ts的50％的脉冲宽度，从而引入采样脉冲-宽度失配和非线性度。通道y2的采样可能相对于
4、adc110、112和开关20、22可能不完全匹配，从而在这两个通道y1、y2之中引入有限的带宽失配。因此，采样-脉冲失配和adc分量失配都可能导致非线性度。
5、可并行提供多个adc通道，并且使它们时间上交替以增加adc的速度和精度。图3示出了对交替式adc通道进行采样的时钟。对于简化的4-通道交替式adc，采样时钟ts1、ts2、ts3、ts4不重叠，从而允许在单独的时间段对这四个通道中的每个通道进行采样。
6、图4是具有乘积导数相关器和矩阵处理器以用于校准可编程输入延迟的4-通道交替式adc的框图。通过模拟缓冲器30缓冲模拟输入ain，并通过开关20、22、23、24将其采样到adc 111、112、113、114中，这些adc 111、112、113、114分别生成数字值d1、d2、d3、d4。mux 64交替地选择d1、d2、d3、d4以生成最终的数据输出dout。最终的mux 64以时钟ck工作，时钟ck具有采样时钟ts1的频率的4倍。
7、采样时钟ts1、ts2、ts3、ts4可以是四相时钟，它们全都以相同的频率工作，但是具有0、90、180和270度的相移。采样时钟ts1、ts2、ts3、ts4延迟可变的延迟以生成时钟t1、t2、t3、t4，这些时钟t1、t2、t3、t4分别控制开关21、22、23、24，这些开关21、22、23、24将ain采样到adc111、112、113、114中，这些adc111、112、113、114生成相位为0、90、180和270度的通道数字输出d1、d2、d3、d4。在校准过程中用存储在逐次逼近寄存器(sar)中的数字值来对这些可变延迟进行编程，这些数字值启用和禁用二进制加权的电容延迟元件。校准使用逐次逼近法，它首先测试较大的最高有效位(msb)电容，然后依次测试较小的电容，直到测试完最低有效位(lsb)电容为止。
8、sar可编程延迟41使采样时钟ts1延迟以便对开关21生成t1，而sar可编程延迟42、43、44使采样时钟ts2、ts3、ts4延迟以分别对开关22、23、24生成t2、t3、t4。通过调整编程到sar可编程延迟41、42、43、44中的延迟值，可以补偿通道d1、d2、d3、d4之间的计时偏差，并使其在sar可编程延迟41、42、43、44中的1个lsb电容的延迟内匹配。
9、有限脉冲响应(fir)滤波器97对来自adc111、112、113、114的数字输出d1、d2、d3、d4进行滤波，以便生成经过滤波的数字值y1、y2、y3、y4。fir滤波器97可以充当低通、带通或全通滤波器以用于校准。
10、乘积导数相关器52接收滤波后的数字值y1、y2、y3、y4，并生成乘积导数因子f1、f2、f3、f4。乘积导数因子f2是当前通道的滤波后数字值y2与相邻通道y1、y3的函数。一般来说，通道x的乘积导数因子f(x)具有输入y(x)、y(x-1)和y(x+1)，其中x-1和x+1对n取模，其中n是交错通道的数量。每个乘积导数相关器52生成当前通道相对于两个相邻通道的相关因子。乘积导数相关器52可以是中点相关器。
11、矩阵处理器50从乘积导数相关器52接收乘积导数因子f1、f2、f3、f4，并从f1、f2、f3、f4形成矩阵，将该矩阵乘以相关矩阵以生成符号位。相关矩阵是常数矩阵，它对于固定的通道数n是固定的。
12、在校准过程中，sar可编程延迟41中的延迟是固定的，并且充当其它n-1个通道的计时参考。因此，通道1的符号位不是由矩阵处理器50生成的。
13、对于恒定或缓慢移动的模拟输入ain，所有通道都应该生成相同的滤波后数字值y1、y2、y3、y4。通道之中的这些值的差可以指示偏差或计时差。
14、乘积导数因子f1、f2、f3、f4各自指示某个通道和它的两个相邻通道之间的数字值或计时差。通过矩阵处理器50将这些计时差与所有其它计时差进行组合以生成符号位(signbit)。符号位指示哪些通道具有较大的延迟以及哪些通道具有较小的延迟。
15、校准器55在逐次逼近序列期间使用这些符号位来决定何时保持在sar可编程延迟42、43、44中所设置的测试位以及，在相继测试了较小的位所在的位置(bit-position)的过程中，何时重置测试位。
16、申请人的早期申请美国序列号17537460(现为美国专利号11,641,210)更详细地描述了矩阵处理器50和乘积导数相关器52的操作，它们构成了通道相关器500。通道相关器500的另一个实施例使用自相关器的二叉树，它在另一相关申请美国序列号17455471(现为美国专利号11,632,121)中进行了描述。
17、虽然申请人的先前专利技术显著减少了偏移、增益和计时偏差失配误差，但是一些误差可能仍然存在。例如，输入缓冲器30和采样开关21、22、23、24可能会遇到非线性度。这些非线性度可能会导致二次谐波失真(被称为hd2)和三次谐波失真(被称为hd3)。这种hd2和hd3噪声可能会从根本上限制adc的可实现动态范围。诸如10gs/s 12b adc之类的高速高分本文档来自技高网...
【技术保护点】
1.一种用于检测模数转换器(ADC)中的三阶非线性误差的相关代码的符号计数方法，包括：
2.如权利要求1所述的相关代码的符号计数方法，进一步地，为了在所述ADC中检测二阶非线性误差，进一步包括：
3.一种校正非线性误差的模数转换器(ADC)，包括：
4.如权利要求3所述的校正非线性误差的ADC，其中，所述模拟输入接收正弦波或余弦波；
5.如权利要求3所述的校正非线性误差的ADC，进一步包括：
6.如权利要求5所述的校正非线性误差的ADC，其中，所述非线性检测器进一步包括：
7.如权利要求6所述的校正非线性误差的ADC，其中，所述第二成本函数发生器进一步包括：
8.如权利要求7所述的校正非线性误差的ADC，其中，所述数据通道和所述参考通道各自进一步包括：
9.如权利要求8所述的校正非线性误差的ADC，进一步包括：
10.如权利要求9所述的校正非线性误差的ADC，其中，所述动态误差校准器进一步包括：
11.如权利要求10所述的校正非线性误差的ADC，其中，所述相关处
12.如权利要求11所述的校正非线性误差的ADC，其中，所述静态误差校正器进一步包括：
13.如权利要求12所述的校正非线性误差的ADC，其中，所述增益校正器进一步将所述偏移校正的数字输出除以所述移动均方根以生成所述通道的归一化数字输出。
14.如权利要求12所述的校正非线性误差的ADC，其中，所述静态误差校正器进一步包括：
15.如权利要求9所述的校正非线性误差的ADC，进一步包括：
16.如权利要求15所述的校正非线性误差的ADC，其中，来自所述ADC的所述数字输出为至少8位。
17.如权利要求3所述的校正非线性误差的ADC，进一步包括：
18.一种模数转换器(ADC)，包括：
19.如权利要求18所述的ADC，其中，所述非线性通道校正器进一步将三次谐波失真(HD3)项添加到所述通道的所述静态校正的数字输出以生成所述通道的所述校正后的数字输出，并进一步通过对所述归一化Y值求立方并乘以HD3系数来生成所述HD3项；
20.如权利要求19所述的ADC，其中，所述HD2成本函数计算器将所述HD2计数值加倍并减去M以生成所述HD2成本函数；
...【技术特征摘要】
1.一种用于检测模数转换器(adc)中的三阶非线性误差的相关代码的符号计数方法，包括：
2.如权利要求1所述的相关代码的符号计数方法，进一步地，为了在所述adc中检测二阶非线性误差，进一步包括：
3.一种校正非线性误差的模数转换器(adc)，包括：
4.如权利要求3所述的校正非线性误差的adc，其中，所述模拟输入接收正弦波或余弦波；
5.如权利要求3所述的校正非线性误差的adc，进一步包括：
6.如权利要求5所述的校正非线性误差的adc，其中，所述非线性检测器进一步包括：
7.如权利要求6所述的校正非线性误差的adc，其中，所述第二成本函数发生器进一步包括：
8.如权利要求7所述的校正非线性误差的adc，其中，所述数据通道和所述参考通道各自进一步包括：
9.如权利要求8所述的校正非线性误差的adc，进一步包括：
10.如权利要求9所述的校正非线性误差的adc，其中，所述动态误差校准器进一步包括：
11.如权利要求10所述的校正非线性误差的adc，其中，所述相关处理器包括矩阵处理器。
12.如权...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。