嵌入流水线式模数转换器（ADC）的残差放大器中的离散-时间偏移校正电路制造技术

一种在各级之间的残差放大器中嵌入有偏移校正电路的多级流水线式模数转换器(ADC)。该偏移校正器具有对残差放大器的输出进行滤波的低通滤波器，并且在残差放大器的自动调零相位期间，经过滤波的偏移经放大并存储在偏移电容上。在残差放大器的放大相位期间，开关断开放大器与偏移电容的连接，而改为将偏移电容的输入接地，并且其它开关将偏移电容的输出端子连接到残差放大器的输入。存储在偏移电容上的偏移与来自第一ADC级的电容阵列的残差电压组合，并施加到残差放大器的输入以有效地减去检测到的偏移。可以使用两个偏移电容和两组开关来实现差分偏移校正器。关来实现差分偏移校正器。关来实现差分偏移校正器。

【技术实现步骤摘要】
嵌入流水线式模数转换器(ADC)的残差放大器中的离散
‑
时间偏移校正电路


[0001]本专利技术涉及偏移消除，并且更具体地，涉及模数转换器(ADC)的残差放大器中的偏移消除网络。

技术介绍

[0002]模数转换器(ADC)被广泛应用于许多应用场景中。一些应用场景之中，既要求高精度又要求高采样速度。使用多位ADC，可以实现高精度，如8位到12位的精度。
[0003]图1示出了ADC中的电容阵列。转换器101具有电容20、26、28的加权阵列，这些电容共享到比较器12的输入的电荷，当到比较器的+输入具有高于
‑
输入的电压时，比较器12生成为1的数字位VCOMP。
[0004]控制器或定序器(未示出)控制开关16、18，开关16、18允许将各种电压切换到电容20、26、28的外板或底板。每个开关都可以单独控制。可使用逐次逼近程序(Successive
‑
Approximation，SAroutine)来依次接通或切断较小的电容，以测试不同的数字值，从而查看哪个数字值最接近于模拟输入电压。
[0005]例如，可通过将所有开关16、18设置为将共模电压VCM连接到所有电容20、26、28的外板来初始化转换器101。也可通过均衡开关(未示出)将到比较器12的+和
‑
输入线驱动到VCM。可以使用1:1的电阻分压器作为参考电压之间的中点，例如(Vrefp+Vrefn)/2)来生成VCM。
[0006]然后，在采样相位中，可通过开关16、18将真实模拟电压Vinp施加到内(顶)板连接到比较器12的+输入端的所有电容20、26的外板，而通过开关16、18将补充模拟电压Vinn施加到内板连接到比较器12的
‑
输入端的所有电容20、28的外板。将VCM施加到比较器12的两个输入端。因此，将差分模拟输入电压采样到电容20、26、28的极板中。
[0007]接着，在评估相位期间，开关16、18将VCM驱动到所有输出板，但是逐次逼近程序依次测试较小电容时，使用参考电压而不是用VCM驱动。
[0008]例如，在对最高有效位(MSB)电容26、28进行测试时，上开关18将参考Vrefn连接到MSB电容26的外板，而下开关18将参考Vrefp连接到MSB电容28的外板。这种切换导致电荷共享和电荷在MSB电容26、28与比较器12的+和
‑
输入线之间移位，这可能会翻转数字输出VCOMP。SA程序可以观察VCOMP的翻转，并且作为结果设置成清除逐次逼近寄存器(SAR)中的位。通过依次测试较小的电容20，SA程序可以用模拟输入电压的良好的近似填充SAR。
[0009]图2示出了现有技术的带有残差放大器的多级ADC。并非具有带有多位分辨率的单个转换器101，而是可以在多个级中使用多个转换器106、116。例如，并非具有12位的单个转换器101，而是第一转换器106可生成5个位(最高有效位，MSB)，而第二转换器116生成另外的8个位(最低有效位，LSB)。
[0010]输入电压VIN施加到第一转换器106，第一转换器106可以具有电容和开关的阵列，如转换器101(图1)所示的。第一转换器106使用SA程序来切换开关，直到找到最终代码并将
其存储在第一SAR，SAR1 108中。
[0011]然后，图1中的比较器12的+输入端上的残余电压施加到残差放大器22的反相(
‑
)输入端，并且经放大以将模拟电压输入驱动到第二转换器116。与转换器101一样，第二转换器116具有电容和开关的阵列，并使用SA程序来切换开关，直到找到最终代码并将其存储在第二SAR，SAR2 118中。
[0012]反馈电容104将残差放大器22的输出反馈到其反相(
‑
)输入端，而残差放大器22的非反相(+)输入端连接到地。闭环增益为C1/C2>1，其中，C1是第一转换器106的电容，而C2是反馈电容104的电容。C1不随SAR1 108中的代码变化。
[0013]在实际电路中，在残差放大器22中存在较小的非零偏移误差，这可以通过连接在残差放大器22的非反相(+)输入端和地之间的偏移电压102来建模。该VOS误差可能是由残差放大器22中的不匹配引起的。由于VOS发生在残差放大器22的输入之前，所以该VOS误差会被放大残差放大器22的闭环增益，并施加到第二转换器116的输入端。当这个误差较大时，第二转换器116可能无法校正该误差。
[0014]例如，在残差放大器22的开环增益>>0(如60dB)时，那么残差放大器22的输出Vo可以近似等于：
[0015][0016]其中，Vi是第一转换器106的量化噪声，并且V
OSi,RA
是残差放大器22的输入等效偏移电压或VOS，偏移电压102。
[0017]需要说明的是，如果C1/C2为4，并且V
OSi,RA
为[
‑
10mV,+10mV]，则输出等效偏移电压将为[
‑
50mV,+50mV]。在该示例中，这个值远远超出冗余度范围，因此需要第二转换器116来消除此类偏移电压。
[0018]通过第二转换器116进行校正以消除经残差放大器22放大的偏移通常在前端(foreground)执行，并且不能跟踪环境变化。并且，在实际应用中，第二转换器116中的校正范围可能需要为[
‑
80mV,+80mV]，这将需要非常精确的DAC，如对于10b DAC为250uV LSB，这很难实现。残差放大器22的输出端上的漂移可能会大于[
‑
10mV,+10mV]，这可能会超出冗余度范围，从而造成长期可靠性问题。
[0019]随着时间的推移，偏移VOS可能会发生变化，例如当电路变热时，或者随着电路老化。偏移VOS可能会随着工艺、电压和温度(PVT)发生变化。可取的是在偏移电压VOS中跟踪此类变化并校正这些偏移误差。
[0020]需要用于多级ADC中的残差放大器的偏移检测和校正电路。需要嵌入在残差放大器中的离散
‑
时间偏移
‑
补偿电路，以在高速和高分辨率流水线ADC中使用。需要一种随时间和状况跟踪偏移变化的残差放大器偏移校正器。需要在ADC转换期间操作的实时偏移校正器。

技术实现思路

本专利技术提供了一种带有嵌入式偏移校正器的多级模数转换器(ADC)，包括：第一ADC级，用于将模拟输入转换为表示所述模拟输入的模拟值的第一M个数字位，其中，M是至少3的整数，在将所述模拟输入量化为所述第一M个数字位之后，所述第一ADC级输出残差；
具有第一输入的残差放大器，用于从所述第一ADC级接收所述残差并生成第一输出；连接在所述残差放大器的所述第一输入和所述第一输出之间的反馈电容；第二ADC级，用于将来自所述残差放大器的所述第一输出转换为表示来自所述残本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带有嵌入式偏移校正器的多级模数转换器(ADC)，包括：第一ADC级，用于将模拟输入转换为表示所述模拟输入的模拟值的第一M个数字位，其中，M是至少3的整数，所述第一ADC级在将所述模拟输入量化为所述第一M个数字位之后输出残差；具有第一输入的残差放大器，用于从所述第一ADC级接收所述残差并生成第一输出；连接在所述残差放大器的所述第一输入和所述第一输出之间的反馈电容；第二ADC级，用于将来自所述残差放大器的所述第一输出转换为表示来自所述残差放大器的所述第一输出的模拟值的第二N个数字位，其中，N是至少5的整数；用于存储偏移的偏移电容；偏移校正器，用于对所述残差放大器的所述第一输出进行滤波以生成存储在所述偏移电容上的经过滤波的偏移；以及连接在所述偏移电容和所述残差放大器的所述第一输入之间的偏移开关，所述偏移开关将存储在所述偏移电容上的所述偏移施加到所述第一输入。2.如权利要求1所述的带有嵌入式偏移校正器的多级ADC，其中，所述偏移校正器进一步包括：低通滤波器，用于接收来自所述残差放大器的所述第一输出，并生成经过滤波的偏移；偏移放大器，用于接收所述经过滤波的偏移并生成经过缓冲的偏移；其中，所述偏移电容具有输入端子和输出端子；偏移加载开关，用于将所述经过缓冲的偏移连接到所述偏移电容的所述输入端子；其中，所述偏移开关连接到所述偏移电容的所述输出端子；其中，所述偏移校正器进一步包括：输入接地开关，用于将所述偏移电容的所述输入端子接地；输出接地开关，用于将所述偏移电容的所述输出端子接地。3.如权利要求2所述的带有嵌入式偏移校正器的多级ADC，进一步包括：连接在所述第一ADC级的残差输出和所述第一输入之间的第一级开关，所述第一级开关用于将所述残差连接到所述残差放大器的所述第一输入；连接在所述残差放大器的所述第一输出和所述第二ADC级之间的第二级开关，所述第二级开关用于将来自所述残差放大器的放大的残差输出连接到所述第二ADC级的模拟输入端。4.如权利要求3所述的带有嵌入式偏移校正器的多级ADC，进一步包括：在所述残差放大器的自动调零相位期间活动的第一相位时钟；在所述残差放大器的所述自动调零相位期间不活动并且在所述残差放大器的放大相位期间活动的第二相位时钟；其中，所述输出接地开关和所述偏移加载开关均进一步包括第一相位时钟输入，所述第一相位时钟输入接收所述第一相位时钟，并且在所述第一相位时钟活动时使开关闭合，并在所述第一相位时钟不活动时使开关断开；其中，所述第一级开关、所述第二级开关、所述输入接地开关和所述偏移开关均进一步包括第二相位时钟输入，所述第二相位时钟输入接收所述第二相位时钟，并且在所述第二相位时钟活动时使开关闭合，并在所述第二相位时钟不活动时使开关断开。
5.如权利要求4所述的带有嵌入式偏移校正器的多级ADC，其中，在所述自动调零相位期间：所述残差放大器的所述第一输入和所述第一输出接地；所述输出接地开关闭合，以使所述偏移电容的所述输出端子接地；并且所述偏移加载开关闭合，以使所述经过缓冲的偏移连接到所述偏移电容的所述输入端子；并且所述第一级开关、所述第二级开关、所述输入接地开关和所述偏移开关断开并阻止电流流动；其中，在所述放大相位期间：所述第一级开关、所述第二级开关、所述输入接地开关和所述偏移开关闭合并允许电流流动；所述输出接地开关断开；并且所述偏移加载开关断开，以使所述经过缓冲的偏移与所述偏移电容的所述输入端子断开连接。6.如权利要求4所述的带有嵌入式偏移校正器的多级ADC，其中，所述残差放大器是差分放大器，并且进一步包括第二输入和第二输出，其中，所述第一输入和所述第二输出为反相，并且所述第二输入和所述第一输出为非反相；其中，所述第一ADC级输出所述残差和补充残差；其中，所述第二ADC级将来自所述残差放大器的所述第一输出和所述第二输出转换为所述第二N个数字位，进一步包括：连接在所述残差放大器的所述第二输入和所述第二输出之间的第二反馈电容；用于存储补充偏移的补充偏移电容；其中，所述偏移校正器对所述残差放大器的所述第一输出和所述第二输出进行滤波，以进一步生成存储在所述补充偏移电容上的经过滤波的补充偏移；其中，所述偏移放大器进一步接收所述经过滤波的补充偏移，并生成经过缓冲的补充偏移；连接在所述补充偏移电容和所述残差放大器的所述第二输入之间的补充偏移开关，所述补充偏移开关将存储在所述补充偏移电容上的所述补充偏移施加到所述第二输入。7.如权利要求6所述的带有嵌入式偏移校正器的多级ADC，其中，所述补充偏移电容具有补充输入端子和补充输出端子；补充偏移加载开关，用于将所述经过缓冲的补充偏移连接到所述补充偏移电容的所述补充输入端子；其中，所述补充偏移开关连接到所述补充偏移电容的所述补充偏移输出端子。8.如权利要求7所述的带有嵌入式偏移校正器的多级ADC，其中，所述补充偏移校正器进一步包括：补充输入接地开关，用于将所述补充偏移电容的所述补充输入端子接地；补充输出接地开关，用于将所述补充偏移电容的所述补充输出端子接地。9.如权利要求8所述的带有嵌入式偏移校正器的多级ADC，进一步包括：连接在所述第一ADC级的所述补充残差输出和所述第二输入之间的补充第一级开关，
用于将所述补充残差连接到所述残差放大器的所述第二输入；连接在所述残差放大器的所述第二输出和所述第二ADC级之间的补充第二级开关，用于将来自所述残差放大器的放大的补充残差输出连接到所述第二ADC级的补充模拟输入；连接在所述残差放大器的所述第一输出和所述第二输出之间的均衡开关，用于在所述自动调零相位期间将所述第一输出连接到所述第二输出。10.一种偏移校正多级模数转换器(ADC)，包括：具有模拟输入和开关式电容的第一模数转换器(ADC)级，用于量化所述模拟输入以生成表示所述模拟输入的M个最高有效位(MSB)，并在第一ADC的P输出和第一ADC的N输出上生成量化的残差；其中，M是至少3的整数；具有反相输入和非反相输入的残差放大器(RA)，用于生成RA的P输出和RA的N输出；连接在所述反相输入和所述RA的P输出之间的第一反馈电容；连接在所述非...

【专利技术属性】
技术研发人员：骆智峯，
申请(专利权)人：奇力士技术有限公司，
类型：发明
国别省市：